• Journal of the Semiconductor & Display Technology
• /
• v.18 no.1
• /
• pp.129-135
• /
• 2019

4M D램 공동연구 개발사업(1986.10~89.03)은 당시 미 일의 강력한 기술보호주의를 극복하기 위한 자구책으로 시작되었다. 국내 반도체업계는 선진국의 높은 기술장벽 및 기술보호주의를 극복하고, 강력한 경쟁력확보 및 기술축적을 위해 정부에 건의하였다. 이에 정부는 적극적인 자금지원을 통해 4M D램 개발 및 주변기술 개발을 목표로 초고집적반도체기술공동개발사업을 수행하게 되었다. 본 공동R&D사업은 ETRI의 주관으로 당시 금성반도체, 삼성전자, 현대전자산업 등의 반도체 업체와 학계가 참여하였고, 1986년 10월부터 1989년 3월까지 3단계에 걸쳐 수행되었다. 공동연구의 목적은 설계, 공정, 조립, 검사 등 4M D램 제조와 관련되는 기본기술개발과 함께 $0.8{\mu}m$ 선폭의 4M D램을 개발하는 것이며, 이를 위해 단계별 목표를 설정하고 관민연의 혼연일치로 추진되었다. 1차년에는 중요 핵심기술개발, 2차년에는 $0.8{\mu}m$ 4M D램 Working-die개발, 3차년에는 수율 20%의 $0.8{\mu}m$ 4M D램 양산시 제품을 목표대로 완료하였다. 각 연구단계별로 주요 핵심기술에 대한 연구평가가 실시되었으며, 관련기술에 대한 중복투자 방지를 위해 2차년도부터 분담연구가 수행되었고, 상호 기술공유를 위한 기술교류회가 활발히 이루어졌다. 또한 R&D수행을 통해 4M D램 Working-die를 2차년도 중반에 개발완료하였으며, 3차년도에는 4M D램의 20% 수율확보와 공정기술의 최적화 및 DB 구축을 수행했다. 공동R&D 방식에서도 기업간 경쟁체제 도입에 입각하여 동기유발 형태로 진행되었다. 정부는 자금적 지원으로 기업간의 경쟁 심리를 자극하는 전략을 추진했다. 선두기업인 삼성에게는 선행적 개발 지위에 비례하여 더 많은 지원을 부여하는 대신에, 삼성의 기술성과를 다른 기업에게로 확산시킴으로써 반도체 3사 전체의 기술능력을 향상시키는 전략을 추진했다. 본 사업이 성공적으로 수행되어 반도체 제품의 세계시장 점유율제고, 국제수지 개선, 반도체 핵심기술 조기확보뿐만 아니라 16M D램급 이상 차세대 반도체기술 개발의 교도보가 되었다.

• The Science & Technology
• /
• v.29 no.7 s.326
• /
• pp.75-79
• /
• 1996

세계 최대 산업의 하나인 반도체산업은 최근 칩의 가격이 빠른 속도로 떨어지면서 그 앞날을 헤아리기 어렵게 되어가고 있다. 예컨대 16메가 D램의 경우 1995년 12월 45달러이던 국제시세가 1996년 4월에는 30달러로 떨어진데 이어 5월에는 18달러 그리고 6월초에는 13달러선까지 내려갔다. 그래서 세계의 주요 반도체메이커들은 서둘러 증산계획을 수정하거나 철회하고 있다. 예컨대 현재 월1천2백만개의 16메가D램의 생산량을 연말까지 1천4백만개로 증산하려던 삼성전자는 증산계획은 보류하고 현재 수준을 지키기로 하는가 하면 일본의 히다치사는 현재의 월 9백만개의 16메가 D램의 생산량을 연말까지 월1천5백만개로 증산하려던 계획을 철회했다. 반도체 값이 떨어지는 배경은 무엇이며 그 앞날은 어떻게 전개될까?

• The Monthly Technology and Standards
• /
• s.7
• /
• pp.43-55
• /
• 2002

• JOURNAL OF ELECTRICAL WORLD
• /
• s.259
• /
• pp.70-77
• /
• 1998

미쓰비시전기는 제3세대 16비트 D램을 비롯한 0.4$\mu$m이하의 디자인룰을 갖는 ULSI를 대상으로, 직경 200mm웨이퍼 프로세스기술을 포함한 제조기술을 개발하여, 일본 국내, 대만, 독일에 양산공장을 전개하였다. 생산성이 우수한 디바이스/프로세스기술을 기반으로 저비용의 청정실 건설, 급수 등을 포함한 동력설비, 공장 자동화(FA), 컴퓨터제어식 제조공정(CIM), 북이단지구에있는 미쓰비시전기의 반도ㅔ개발거점과 각 공장간을 맺는 정보네트워크, 나아가 제조장치에 대한 철저한 저발진화와 결함관리를 위해 동사의 기술을 결집하여 생산성이 매우 높은 반도체양산공장을 글로벌하게 전개하였다. 우선 태본공장 최첨단 반도체라인(KD동)을 아주 짧은 기간에 가동시키는 소위 ''수직기동''을 실현하였다. 다음에 태본공장 KD동을 ''마더(Mother)공장''으로 하여 그대로 기술이전하는 ''Copy Exactly''라는 방법으로 이들 기술을 세계적으로 전개한 결과 대만에 있는 합병회사인 PS(Powerchip Semiconductor corporation)와 독일에 있는 생산회사 MSE(Mitsubishi Semiconducter Europe, GmbH)에서도 최첨단 반도체공장의 수직기동에 성공하였다. 이 공장은 0.25$\mu$m이후의 제품에도 대응가능하며 태본공장 KD동은 64M비트 D램으로 제품을 전환해가고 있다. 그렇게 하여 이들 공장과 개발거점을 네트워크호하여 다국적 기업에 걸맞는 세계적인 ULSI의 양산체제를 구축하였다.

• The Safety technology
• /
• no.182
• /
• pp.24-26
• /
• 2013

SK하이닉스는 PC, 모바일 등 각종 IT기기의 필수부품인 D램과 낸드플래시 등 메모리반도체를 비롯해 CIS와 같은 시스템반도체 등을 생산하는 기업이다. 1984년 국내 최초로 16Kb S램을 시험 생산한 이래, 세계 최초 최소 최고속 최저전압의 혁신적인 제품을 연이어 시장에 선보이며 이제는 반도체업계의 선두기업 반열에 당당히 올라섰다. 세계 메모리반도체 2위, 세계 최대 반도체 시장인 중국 등 신흥시장에서 D램 부문 1위 등이 그 증거다. 우리 식탁의 기본인 쌀처럼 반도체는 IT산업의 핵심으로 꼽힌다. 더불어 반도체는 단순한 부품을 넘어 이제 IT제품의 성능을 구분 짓는 잣대로까지 평가받고 있다. 때문에 고품질의 반도체를 생산하기 위한 이곳 임직원들의 열정과 노력은 상당하다. 환경안전 관리는 바로 이런 노력을 뒷받침하는 주축이다. 이런 신념에 따라 이곳은 쾌적한 근무환경 조성에 매진하는 한편 안전을 최우선으로 하여 모든 작업을 진행하고 있다. 반도체분야 최정상 기업의 지리를 유지하기 위해 환경안전관리에 매진하고 있는 SK하이닉스 이천 본사를 찾아가봤다.

• Information and Communications Magazine
• /
• v.26 no.1
• /
• pp.25-30
• /
• 2009

IT산업은 '97년 외환위기를 기점으로 고성장을 거듭하였고, 세계 10위권 규모의 경제 강국으로 성장하는데 있어 국내 산업의 대표적인 성장동력으로서 자리 매김하였다. 하지만, 최근 성장률이 예전만 못하다는 우려의 목소리와 함께 IT가 한 단계 더 업그레이드하기 위해서는 자신의 허물을 과감히 벗는 용기가 필요하다는 것이 일반적인 시각이다. 이러한 흐름속에서 기존 IT전략과 차별화된 New IT 발전방안을 수립하게 되었다. 지금까지의 IT전략이 IT 고도화 추진을 위한 IT 중심 발전 전략이었다면, New IT전략은 IT기반 융합산업, IT융합 신산업, Next IT산업 등3대 성장축간 시너지 창출이 가능한 IT로의 수렴과 확산이 핵심이라고 할 수 있다. IT기반 융합산업의 최종 목표는 전통산업과 IT가 만나 자동차, 조선, 의료, 국방, 건설, 섬유, 기계항공 등 7개 주력기간산업의 고부가가치화 및 초일류화를 우선 실현하는 것이다. IT융합 신산업의 최종 목표는 나노(NT), 바이오(BT), 인지기술(CT) 등 비(非)IT와 교감을 통하여 IT가 에너지, 환경, 건강 등 사회적 문제를 해결하고, 녹색성장 추진의 핵심인 5대 신산업을 창출하는데 있다. 5대 신산업으로는 Green IT산업, Welfare-Infra산업, 감성조명산업, 인지단말산업, THz응용산업 등을 꼽을 수 있다. Next IT산업은 기존 14대 IT 분야를 'ETRI 비전 2020' 등 미래 청사진을 바탕으로 장기적 관점에서 재설계한 것이며, 최종 목표는 TDX, 4M D램, CDMA, 와이브로, DMB, NoLA 등 IT 강국 계보를 이어갈 4G, 미래인터넷, Smart Radio, 실감미디어, 웹3.0, 투명전자소자 등 미래 유망 핵심원천기술을 확보하고, IT 경쟁력을 강화하는 것이다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.4 no.2
• /
• pp.41-46
• /
• 2015

The demand on low power and high performance system is soaring due to the extending of mobile and small electronic device market. The 3D die-stacking technology is widely studying for next generation integration technology due to its high density and low access time. We proposed the 3D die-stacked DRAM including a reconfigurable accelerator in a logic layer of DRAM. Also we discuss and suggest a cache-based local memory for a reconfigurable accelerator in a logic layer. The reconfigurable accelerator in logic layer of 3D die-stacked DRAM reduces the overhead of data management and transfer due to the characteristics of its location, so that can increase the performance highly. The proposed system archives 24.8 speedup in maximum.