• 대한산업공학회지
• /
• 제14권1호
• /
• pp.1-15
• /
• 1988

DS1 transmission systems use framing bit errors, bipolar violations and code-detected errors to estimate the bit error rate when determining errored and severely errored seconds. Using the coefficient of variation under the memoryless binary symmetric channel assumption, a basic framework to evaluate these estimation schemes is proposed to provide a practical guideline in determining errored and severely errored seconds which are fundamental in monitoring the real-ime error performance of DS1 transmission systems carrying live traffic. To evaluate the performance of the cyclic redundancy check code (CRC), a computer simulation model is used. Several drawbacks of the superframe format in association with real time error performance monitoring are discussed. A few recommendations are suggested in measuring errored and severely errored seconds, and determining service limit alarms through the use of the superframe format. Furthermore, we propose a new robust scheme for determining service limit alarms which take into consideration the limitations of some estimation schemes for the time interval of one second.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.896-900
• /
• 2018

전통적으로 CRC 하드웨어는 선형 되먹임 시프트 레지스터를 이용하여 한 클럭 싸이클 당 하나의 비트를 처리하는 직렬 처리 방식을 사용하였다. 최근 다양한 응용 시스템에서 빠른 데이터 처리를 요구하면서 이를 만족시키기 위하여 다양한 병렬화 기법들이 제안되었고, Look-Ahead 병렬화 기법이 짧은 최대 경로 지연을 가지는 장점 덕분에 가장 널리 적용된다. 하지만 Look-Ahead 병렬 하드웨어의 경우 각 레지스터 값과 입력 데이터의 이동에 대하여 예측을 하여야 하기 때문에 직렬 하드웨어 대비 HDL 코드의 작성이 복잡하다. 따라서 본 논문에서는 다양한 CRC 다항식과 병렬화 계수를 지원할 수 있는 Look-Ahead 기반의 CRC 병렬화 하드웨어 생성기를 제안한다. 생성된 HDL 코드의 합성 결과를 분석함으로써 제안된 생성기의 활용 가능성을 판단한다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.835-842
• /
• 2009

이동체에 대해서 위성을 이용한 통신 방식을 규정하고 있는 DVB-SSP(Satellite Services for Portable devices) 표준화에서는 physical layer와 upper layer의 두 단계로 부호화 및 복호화를 한다. 수신단에서 physical layer의 복호 방식인 LDPC 복호후 upper layer의 erasure RS 복호를 위해, CRC 검사를 수행하여 수신된 데이터에서 1 bit의 오류에도 IP 패킷 모두를 삭제함으로써 복호시 오류가 발생하지 않은 정보가 손실될 수 있다. 따라서 본 논문에서는 두 가지 방식의 복호 알고리즘을 제안하며, LDPC 복호기에 출력되는 LLR 값을 이용하여 IP 패킷 전체를 삭제하는 것이 아니라 LLR 값이 낮은 비트만 선택적으로 삭제하는 방식과 삭제되는 개수에 따라 복호 알고리즘을 혼합하는 혼합형 복호 알고리즘을 제안하며, 이를 시뮬레이션하여 기존의 CRC 방식과 비교하였다. 그 결과 제안한 알고리즘이 Gaussian 채널일 때, 성능이 약 0.2 dB 개선됨을, 이동하는 철도의 환경에서는 오류 마루현상이 제거됨을 알 수 있다.

• 디지털산업정보학회논문지
• /
• 제11권3호
• /
• pp.31-43
• /
• 2015

In this paper, we discuss a code generation technique for custom transport triggered architecture (TTA) from a high-level language structure. This methodology is implemented by using TTA-based Co-design Environment (TCE) tool. The results show how the scheduler exploits instruction level parallelism in the custom target architecture and source program. Thus, the scheduler generates parallel TTA instructions using lower cycle counts than the sequential scheduling algorithm. Moreover, we take Tensilica tool to make a comparison with TCE. Because of the efficiency of TTA, TCE takes less execution cycles compared to Tensilica configurations. Finally, this paper shows that it requires only 7 cycles to generate the parallel TTA instruction set for implementing Cyclic Redundancy Check (CRC) applications as an input design, and presents the code generation technique to move complexity from the processor software to hardware architecture. This method can be applicable lots of channel Codecs like CRC and source Codecs like High Efficiency Video Coding (HEVC).

• 한국통신학회논문지
• /
• 제28권9C호
• /
• pp.843-850
• /
• 2003

터보 부호와 터보 처리는 무선 단일 입출력 통신 시스템과 마찬가지로 무선 다중 입출력 통신 시스템에서도 재귀 처리를 통하여 Shannon Limit에 근접하는 방법으로 알려져 왔다. 재귀 처리는 복호와 간섭 제거의 상호 영향을 극대화시킬 수 있으나 터보 부호는 복잡도와 내부의 복호 처리의 지연으로 인해 터보 처리에 사용되지 않고 있다. 본 논문에서는 고속 무선 통신을 위한 적응형 Turbo-PAST 처리를 갖는 터보 부호화된 다중 입출력 시스템과 효율적인 조기 정지 기법으로 E-CRC 기법을 제안한다. 시뮬레이션 결과는 Turbo-PAST가 기존 시스템보다 1.3dB 뛰어나고 제안된 E-CRC 기법은 평균 재귀 횟수 관점에서 터보 처리의 재귀를 약 1회정도 줄이는 것을 보여준다.

• 한국정보통신학회논문지
• /
• 제13권10호
• /
• pp.2227-2234
• /
• 2009

이동체에 대해서 위성을 이용한 통신 방식을 규정하고 있는 DVB-SSP 표준화에서는 Physical Layer와 Upper Layer의 두 단계로 부호화 및 복호화를 한다. 수신단에서 Physical Layer의 복호 방식인 LDPC 복호 후 Upper Layer의 erasure RS 복호를 위해, CRC 검사를 수행하여 수신된 데이터에서 1 bit의 오류발생에도 IP 패킷 모두를 삭제함으로써 복호 시 비효율성을 증가시킬 수 있다. 따라서 본 논문에서는 LDPC 복호기에 출력되는 LLR 값을 이용하여 IP 패킷 전체를 삭제하는 것이 아니라 LLR 값이 낮은 비트만 선택적으로 삭제하는 방식을 제안하며, 이를 시뮬레이션 하여 기존의 CRC 방식과 비교하였다.

• 한국통신학회논문지
• /
• 제35권11C호
• /
• pp.889-895
• /
• 2010

통신시스템에서 다수의 안테나를 이용하는 MIMO 기술이 활발히 연구 중에 있다. 그러나 많은 무선 통신기기들은 사이즈, 비용, 하드웨어의 복잡성으로 인하여 적용 가능한 안테나의 수에 제약을 가진다. 따라서 본 논문에서는 MIMO 기술의 장점을 가지면서 새로운 기술로 각광받고 있는 협력통신 시스템을 이용하여 cross-layer 부호기법을 이용한 H-ARQ 기반의 협력통신 시스템을 제안하였다. 본 논문에서 제안하는 협력통신 시스템은 수신 신호의 복호가 완벽할 시에는 ACK 신호를 소스 노드와 릴레이 노드로 전송하여 다음 신호를 요청한다. 만약 복호 후 오류가 있을 시에는 NACK 신호를 전송하여 릴레이 노드에서 생성되어진 새로운 패킷을 요청하여 복호를 하게된다. 제안하는 협력통신 시스템은 일반적인 1:1 통신 시스템보다 신뢰도와 전송효율이 더 좋음을 시뮬레이션을 통하여 확인하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제16권2호
• /
• pp.658-675
• /
• 2022

This paper presents a fast-simplified successive cancellation (SC) flipping (Fast-SSC-Flip) decoding algorithm for polar code. Firstly, by researching the probability distribution of the number of error bits in a node caused by channel noise in simplified-SC (SSC) decoder, a measurement criterion of node reliability is proposed. Under the guidance of the criterion, the most unreliable nodes are firstly located, then the unreliable bits are selected for flipping, so as to realize Fast-SSC-Flip decoding algorithm based on node reliability (NR-Fast-SSC-Flip). Secondly, we extended the proposed NR-Fast-SSC-Flip to multiple node (NR-Fast-SSC-Flip-ω) by considering dynamic update to measure node reliability, where ω is the order of flip-nodes set. The extended algorithm can correct the error bits in multiple nodes, and get good performance at medium and high signal-to-noise (SNR) region. Simulation results show that the proposed NR-Fast-SSC-Flip decoder can obtain 0.27dB and 0.17dB gains, respectively, compared with the traditional Fast-SSC-Flip [14] and the newly proposed two-bit-flipping Fast-SSC (Fast-SSC-2Flip-E2) [18] under the same conditions. Compared with the newly proposed partitioned Fast-SSC-Flip (PA-Fast-SSC-Flip) (s=4) [18], the proposed NR-Fast-SSC-Flip-ω (ω=2) decoder can obtain about 0.21dB gain, and the FER performance exceeds the cyclic-redundancy-check (CRC) aided SC-list (CRC-SCL) decoder (L=4).