• 한국결정성장학회지
• /
• 제6권3호
• /
• pp.318-326
• /
• 1996

본 연구는 초고집적회로의 금속 배선으로써 보다 유용할 것으로 기대되는 구리박막의 화학적인 증착기술에 관한 것으로 precursor 물질로는 (hfac)Cu(I)VTMS ; (hevaflouoroacetylacetonate trimethyvinylsilane copper)로 명명된 금속 유기 물질을 사용하였다. 실험시스템의 초기 압력은 $10^{-6}$ Torr를 유지하고, 시스템의 챔버압력과 기판온도가 조정 가능하도록 설계, 제작되었다. 공정 조건에 따른 구리 박막 결정의 성장속도, Grain size, 전기적 성질을 측정하였다. 구리 박막을 증착하기 전에 W(tungsten) 또는 TiN(titanium nitride)이 증착되어 있는 실리콘 웨이퍼를 사용하였다. 본 연구에서는 $250^{\circ}C$이하의 상대적으로 낮은 실리콘 웨이퍼 온도에서의 실험이 가능하였으며 헬륨을 carrier gas로 사용하였는데 연구 결과 구리 박막 증착율이 $220^{\circ}C$에서 최대 $1,800\;{\AA}/분$으로 증가한 반면 표면 거칠기는 $200\;{\AA}$를 갖는 다결정 구리 박막을 관찰하게 되었다. 기판 온도가 $250^{\circ}C$이하일 때의 W(또는 TiN)과 $SiO_{2}$ 기판사이에서 구리 증착 선택성이 관찰되었으며, 최적의 기판 증착 온도는 약 $180^{\circ}C$와 반응용기 압력 0.8 Torr로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.105-111
• /
• 2023

차세대 전자기기는 기계적인 굽힘이나 말림(rolling) 변형이 반복적으로 가능한 형태로 발전하고 있다. 이에 따라 전자기기 내부 소자들 간의 연결을 위한 금속 배선의 기계적인 신뢰성 확보가 필수적이며, 특히, 실제 사용 환경을 모사한 압축 환경에서의 굽힘 피로 변형에 대한 신뢰성 평가가 중요하다. 본 연구에서는 구리(Cu)와 폴리이미드(Polyimide, PI) 기판 간의 접착력을 향상시키고, 굽힘 피로 변형 환경에서 구리 배선의 신뢰성을 높이기 위한 방법을 탐구했다. 접착력 향상을 위해 폴리이미드 기판에 산소 플라즈마 처리와 크롬(Cr) 접착층 도입이라는 두 가지 방법을 적용하고, 이들이 압축 상황에서의 피로 거동에 미치는 영향을 비교 분석했다. 연구 결과, 접착력 향상 방법에 따라 압축 피로 거동에서 차이가 발생하는 것을 확인했다. 특히, 크롬 접착층을 도입한 경우 1.5% 변형률에서는 크랙 생성이 주된 변형 메커니즘이며, 피로 특성이 취약한 결과를 얻었으나, 2.0%의 높은 변형률에서는 플라즈마 처리법에 비해 박리가 발생하지 않아 가장 개선된 피로 특성을 나타냈다. 본 연구의 결과는 유연 전자기기의 사용 환경에 적합한 피로 저항 개선법을 제시하고, 크랙 발생 정도를 포함한 전자기기의 신뢰성 향상에 중요한 정보를 제공할 수 있을 것으로 기대한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.95-99
• /
• 2008

반도체 소자의 소형화에 따라 낮은 비저항을 가진 구리가 ULSI의 금속배선으로 사용되고 있다. 구리선의 비저항은 RC delay와 집적회로의 신호전달에 영향을 미치게 된다. 본 논문에서는 전기도금 된 구리박막의 비저항에 대해 전해액이 미치는 영향을 조사하였다. 4탐침 표면저항측정기로 비저항을 평가하였고, XRD (X-ray Diffraction), AFM (Atomic Force Microscope), FE-SEM (Field Emission Scanning Electron Microscope), XPS (X-ray Photoelectron Spectroscopy)로 박막의 특성을 조사하였다. 실험한 결과, 전해액의 조건이 전기도금으로 증착된 낮은 비저항을 갖는 구리박막의 형성에 있어 중요한 역할을 하는 것을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제5권2호
• /
• pp.7-12
• /
• 1998

감광성 BCB를 사용한 MCM-D기판에 신뢰성있는 비아형성을 위하여 BCB의 공정 특성과 C2F6를 사용한 플라즈마 cleaning 영향을 분석하였다. 절연막, 금속배선재료로 각각 감광성 BCB, Cu를 사용하여 MCM-D 기판을 제작 분석한 결과 BCB는 soft bake 후 초기 두께의 50%정도 두께 손실이 있었으며 해상도는 15um이었다. BCB층에 비아 형성후 C2F6 가스로 플라즈마 cleaning 하고 AES로 비아표면을 분석한 결과 유기물 C는 검출되지 않은 반면 플라즈마 cleaning을 하지 않은 비아를 분석한 결과 유기물 성분의 C가 많이 검출되었 고 Ar 스퍼터에 의해서도 완전히 제거되지 않았다. 따라서 감광성 BCB를 절연막으로 사용 한 MCM-D 기판 제작공정에서 비아 형성후 C2F6를 이용한 플라즈마 cleaning의 필요성을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.88-88
• /
• 2007

Chemical mechanical polishing (CMP) 공정은 그 어원에서 알 수 있듯이 슬러리의 화학적인 요소와 웨이퍼에 가해지는 기계적 압력에 의해 결정되는 평탄화 기술이다. 최근, 금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 Cu률 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결하고자, 본 논문에서는 Cu 표면에 Passivation layer를 형성 및 제거하는 개념으로 공정시 연마제를 사용하지 않으며, 낮은 압력조건에서 공정을 수행하기 위해, 전해질의 농도 변화에 따른 선형추의전압전류법과 순환전압전류법을 사용하여 전압활성화에 의한 전기화학적 반응이 어떤 영향을 미치는지 연구하였다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.111-119
• /
• 2005

직경 $75{\mu}m$ 높이 $90{\mu}m$및 $150{\mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다. $270^{\circ}C$에서 2분간 유지하여 플립칩 본딩시 $100{\times}100{\mu}m$크기의 Cu/Sn 범프 접속저항은 6.7 m$\Omega$이었으며, 직경 $75 {\mu}m$, 높이 $90{\mu}m$인 Cu via의 저항은 2.3m$\Omega$이었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권5호
• /
• pp.619-625
• /
• 1995

Polycrystalline CdTe thin film has been studied for photovoltaic application due to the 1.45 eV band gap energy ideal for solar energy conversion and high absorption coefficient. The formation of low resistance contact to p-CdTe is difficult because of large work function(>5.5eV). Common methods for ohmic contact to p-CdTe are to form a p+ region under the contact by in-diffusion of contact material to reduce the barrier height and modify a p-CdTe surface layer using chemical treatment. In this study, the surface chemical treatment of p CdTe was carried out by H$\_$3/PO$\_$4/+HNO$\_$3/ or K$\_$2/Cr$\_$2/O$\_$7/+H$\_$2/SO$\_$4/ solution to provide a Te-rich surface. And various thin film contact materials such as Cu, Au, and Cu/Au were deposited by E-beam evaporation to form ohmic contact to p-CdTe. After the metallization, post annealing was performed by oven heat treatment at 150.deg. C or by RTA(Rapid Thermal Annealing) at 250-350.deg. C. Surface chemical treatments of p-CdTe thin film improved metal/p-CdTe interface properties and post heat treatment resulted in low contact resistivity to p-CdTe.Of the various contact metal, Cu/Au and Cu show low contact resistance after oven and RTA post-heat treatments, respectively.

• 한국진공학회지
• /
• 제10권2호
• /
• pp.234-240
• /
• 2001

본 연구에서는 Mg을 첨가한 Cu-alloy에 의해 TiN의 확산방지능력을 향상시키고자 하였다. Cu(Mg) 박막은 대기노출시킨 TiN박막위에 증착되었으며 열처리시 Cu 박막내의 Mg은 TiN의 표면에 있는 산소와 반응하여 매우 얇은(~100 $\AA$) MgO를 형성하게되고 MgO에 의해 TiN의 확산방지능력은 Cu(4.5 at.%Mg)의 경우 $800^{\circ}C$까지 향상됨을 알 수 있었다. 그러나 Cu(Mg) a]toy는 TiN위에서 접착특성이 좋지 않기 때문에 TiN을 $O_2$plasma 처리하였으며 $O_2$ plasma 처리후 $300^{\circ}C$ 진공열처리를 통해 접착력이 크게 향상되는 것을 알 수 있었다. 이는 $O_2$ plasma 처리에 의해 TiN표면에 Mg과 반응할 수 있는 산소의 양이 증가하는 데 기인하며 이에 따라 Mg의 계면이동이 크게 증가되어 치밀한 MgO가 형성됨을 확인하였다. 그리고 $O_2$ plasma 처리시 RF power를 증가시키면 계면으로 이동하는 Mg의 양이 오히려 감소하였고 이것은 TiN의 표면이 $TiO_2$로 변하여 Mg과 결합할 수 있는 산소의 양이 상대적으로 감소하였기 때문인 것으로 생각된다. 또한 접착층으로서 Si을 50$\AA$ 증착하여 접착력을 크게 향상시켰으며 Si 증착에 의한 TiN의 확산방지능력은 감소되지 않는 것을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.91-96
• /
• 2014

TSV기술은 실리콘 칩에 관통 홀(through silicon via)을 형성하고, 비아 내부에 전도성 금속으로 채워 수직으로 쌓아 올려 칩의 집적도를 향상시키는 3차원 패키징 기술로서, 와이어 본딩(wire bonding)방식으로 접속하는 기존의 방식에 비해 배선의 거리를 크게 단축시킬 수 있다. 이를 통해 빠른 처리 속도, 낮은 소비전력, 높은 소자밀도를 얻을 수 있다. 본 연구에서는 웨이퍼 레벨에서의 TSV 충전 경향을 조사하기 위하여, 실리콘의 칩 레벨에서부터 4" 웨이퍼까지 전해 도금법을 이용하여 Cu를 충전하였다. Cu 충전을 위한 도금액은 CuSO4 5H2O, H2SO4 와 소량의 첨가제로 구성하였다. 양극은 Pt를 사용하였으며, 음극은 $0.5{\times}0.5 cm^2{\sim}5{\times}5cm^2$ 실리콘 칩과 4" 실리콘 wafer를 사용하였다. 실험 결과, $0.5{\times}0.5cm^2$ 실리콘 칩을 이용하여 양극과 음극과의 거리에 따라 충전률을 비교하여 전극간 거리가 4 cm일 때 충전률이 가장 양호하였다. $5{\times}5cm^2$ 실리콘 칩의 경우, 전류 공급위치로부터 0~0.5 cm 거리에 위치한 TSV의 경우 100%의 Cu충전률을 보였고, 4.5~5 cm 거리에 위치한 TSV의 경우 충전률이 약 95%로 비아의 입구 부분이 완전히 충전되지 않는 경향을 보였다. 전극에서 멀리 떨어져있는 TSV에서 Cu 충전률이 감소하였으며, 안정된 충전을 위하여 전류를 인가하는 시간을 2 hrs에서 2.5 hrs로 증가시켜 4" 웨이퍼에서 양호한 TSV 충전을 할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제15권2호
• /
• pp.37-45
• /
• 2008

본 논문에서는 유기 기판 위에 $100{\mu}m$ 피치를 갖는 플립칩 구조인 Cu(60 um)/SnAg(20 um) 더블 범프 플립칩 어셈블리를 구현하여 이의 리플로우, 고온 유지 신뢰성, 열주기 신뢰성, Electromigration 신뢰성을 평가하였다. 먼저, 리플로우의 경우 횟수와 온도에 상관없이 범프 접속 저항의 변화는 거의 나타나지 않음을 알 수 있었다. 125도 고온 유지 시험에서는 2000시간까지 접속 저항 변화가 관찰되지 않았던 반면, 150도에서는 Kirkendall void의 형성으로 인한 접속 저항의 증가가 관찰되었다 또한 Electromigration 시험에서는 600시간까지 불량이 발생하지 않았는데 이는 Al금속 배선에서 유발되는 높은 전류 밀도가 Cu 칼럼의 높은 두께로 인해 솔더 영역에서는 낮아지기 때문으로 해석되었다. 열주기 시험의 경우, 400 cycle 이후부터 접속 저항의 증가가 발견되었으며, 이는 열주기 시험 동안 실리콘 칩과 Cu 칼럼 사이에 작용하는 압축 변형에 의해 그 사이에 있는 Al 및 Ti 층이 바깥쪽으로 밀려나감으로 인해 발생하는 것으로 확인되었다.