• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.12
• /
• pp.37-42
• /
• 1999

In this paper, some of main processes for the next generation integrated circuits, such as Cu damascene process using CMP, electron beam lithography, $SiO_2$ CVD and RIE, Ti/Cu-CVD were carried cut and then, two level Cu interconnects were accomplished. In the results of CMP unit processes, a 4,635 ${\AA}$/min of removal rate, a selectivity of Cu : $SiO_2$ of 150:1, a uniformity of 4.0% are obtained under process conditions of a head pressure of 4 PSI, table and head speed of 25rpm, a oscillation distance of 40 mm, and a slurry flow rate of 40 ml/min. Also 0.18 ${\mu}m\;SiO_2$ via-line patterns are fabricated using 1000 ${\mu}C/cm^2$ dose, 6 minute and 30 second development time and 1 minute and 30 second etching time. And finally sub-0.2 ${\mu}$ twolevel metal interconnects using the developed processes were fabricated and the problems of multilevel interconnects are discussed.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.28 no.5
• /
• pp.532-538
• /
• 2004

MEMS technology applying to the sensors and micro-electro devices is complete system. These microsystems are made by variable processes. Especially, the mentallization process has very important functions to transfer the power operating the sensor and signal induced from sensor part. But in the structures of MEMS the local stress concentration and deformation are often yielded by an irregular geometrical shape and different constraint. Therefore, this paper studies the effect of supporting type and thickness ratio about thin film of the substrate on the residual stress variation when the thermal loads is applied to the multi-layer thin film fabricated by metallization process. Specimens were made from several materials such as Al, Au and Cu. Then, uniform thermal load was applied, repeatedly. The residual stress was measured by FE Analysis and nano-indentation method using AFM. Generally, the specimen made of Al induced the larger residual stress than that of made of other materials. Specimen made of Cu and Au having the low thermal expansion coefficient induces the minimum residual stress. Similarly, the lowest indentation length was measured by nano-indentation method in the Si/Au/Cu specimen. Particularly, clusters are created in the specimen made of Cu by thermal load and the indentation length became increasingly large by cluster formation.

• Korean Journal of Materials Research
• /
• v.6 no.6
• /
• pp.626-631
• /
• 1996

Reactive dc magnetron sputtering 법을 이용하여 증착한 molybdenum mitride 박막의 Cu 확산 방지막 특성을 조사하였다. Cu 확산 방지막으로서 molybdenum nitride 박막의 열적안정성을 관찰하기 위하여 molybdenum nitride 박막 위에 Cu를 evaporation 법으로 증착하고 진공 열처리하였다. Cu/r-Mo2N/si 구조는 $600^{\circ}C$, 30분간 열처리 시까지 안정하였다. 확산 방지막의 파괴는 $650^{\circ}C$, 30분간 열처리 시부터 격자 확산(lattice diffusion)이나 입계(grain boundary)과 결함(defect)을 통한 확산에 의해 나타나기 시작하였고, 이 때 molybdenum silicide과 copper silicide의 형성에 기인된 것으로 생각되었다. 열처리 이후 Cu/r-Mo2N/Si 사이의 상호반응이 증가하였다. 이는 Rutherford backscattering spectrometry, Auger electron spectroscopy 그리고 Nomarski microscopy 등의 분석을 통해 조사되었다.

• Journal of the Korean Vacuum Society
• /
• v.18 no.3
• /
• pp.203-207
• /
• 2009

Copper is known as a replacement for aluminum wire which is used for semiconductor. Because specific resistance of Cu ($1.67{\mu}{\Omega}$-cm) is lower than that of Al ($2.66{\mu}{\Omega}$-cm), Cu reduce RC delay time. Although melting point of Cu($1085^{\circ}C$) is higher than melting point of Al, Cu have characteristic to easily react with Silicon(Si) in low temperature, and it isn't good at adhesive strength with Si. For above these reason, research of diffusion barrier to prevent reaction between Cu and Si and to raise adhesive strength is steadily advanced. Our study group have researched on W-C-N (tungsten-carbon-nitrogen) Diffusion barrier for preventing diffusion of Cu through semiconductor. By recent studies, It's reported that W-C-N diffusion barrier can even precent Cu and Si diffusing effectively at high temperature. In this treatise, we vaporized different proportion of N into diffusion barrier to research Cu's Electromigration based on the results and studied surface hardness in the heat process using nano scale indentation system. We gain that diffusion barrier containing nitrogen is more stable for Cu's electromigration and has stronger surface hardness in heat treatment process.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.163-163
• /
• 2008

반도체 소자가 고집적화 되고 고속화를 필요로 하게 됨에 따라, 기존에 사용되었던 알루미늄이나 텅스텐보다 낮은 전기저항, 높은 electro-migration resistance으로 미세한 금속배선 처리가 가능한 Cu가 주목받게 되었다. 하지만 과잉 디싱 현상과 에로젼을 유도하여 메탈라인 브리징과 단락을 초래할 있고 Cu의 단락인 islands를 남김으로서 표면 결함을 제거하는데 효과적이지 못다는 단점을 가지고 있었다. 특히 평탄화 공정시 높은 압력으로 인하여 Cu막의 하부인 ILD막의 다공성의 low-k 물질의 손상을 초래 할 수 있는 문제점을 해결하기 위하여 기존의 CMP에 전기화학을 결합시킴으로서 낮은 하력에서의 Cu 평탄화를 달성 할 수 있는 기존의 CMP 기술에 전기화학을 접목한 새로운 개념의 ECMP (electrochemical-mechanical polishing) 기술이 생겨나게 되었다. 따라서 본 논문에서는 최적화된 ECMP 공정을 위하여 I-V곡선과 CV법을 이용하여 active. passive. trans-passive 영역의 전기화학적 특징을 알아보았고. Cu막의 표면 형상을 알아보기 위해 Scanning Electron Microscopy (SEM) 측정과 Energy Dispersive Spectroscopy (EDS) 분석을 통해 금속 화학적 조성을 조사하였다.

• Journal of the Korean institute of surface engineering
• /
• v.28 no.5
• /
• pp.309-319
• /
• 1995

The substrate patterned with the dry film has the cavity which has the $90^{\circ}$ wall angle. Electroplating Cu on this patterned substrate has the differrent shape history with the electrochemical parameters. By potential theory model, the reason of the variation of the shape change with the these parameters was investigated. The shape history could be explained by the current flow and the correlated area effects. By embedding the Ni layer between the Cu layers, shape history with the time was obtained experimentally and the results was compared with the numerical analysis by BEM. The adhesive Cr-Cu film in TAB application was etched with the various condition. The best condition for the etchant of the Cr-Cu film was found.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.112-112
• /
• 2008

최근 Ruthenium (Ru) 은 높은 화학적 안정성, 누설전류에 대한 높은 저항성, 저유전체와의 높은 안정성 등과 같은 특성으로 인해 금속층-유전막-금속층 캐패시터의 하부전극으로 각광받고 있다. 또한 Cu와의 우수한 Adhesion 특성으로 인해 Cu 배선에서의 Cu 확산 방지막으로도 주목받고 있다. 그러나 이렇게 형성된 Ru 하부전극의 각 캐패시터간의 분리와 평탄화를 위해서는 CMP 공정이 도입이 필요하다. 이러한 CMP 공정에 공급되는 Slurry 에는 부식액, pH 적정제, 연마입자 등이 첨가되는데 이때 연마입자가 응집하여 Slurry의 분산 안전성 저하에 영향을 줄수 있다. 이로 인해 응집된 Slurry는 Scratch와 Delamination 과 같은 표면 결함을 유발할 수 있으며, Slurry의 저장 안정성을 저하시켜 Slurry의 물리적 화학적 특성을 변화시킬 수 있다. 그리하여 본 연구에서는 Ru CMP Slurry에서의 Surfactant와 같은 분산 안정제에 따른 Surface tension, Zeta potential, Particle size, Sedimentation의 분석을 통해 Slurry 안정성에 대한 영향을 살펴보았다. 그 결과 pH9 조건의 31ppm Dispersant 농도에서 50%이상의 Sedimentation 상승효과를 얻을 수 있었다. 또한 선택된 Surfactant가 첨가된 Ru CMP Slurry를 제조하여 Ru wafer의 Static etch rate, Passivation film thickness 와 Wettability를 비교해 보았다. 그리고 CMP 공정을 실시하여 Ru의 Removal rate와 TEOS에대한 Selectivity를 측정해 보았다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.81-81
• /
• 2007

Chemical mechanical polishing (CMP) 공정은 deep 서브마이크론 집적회로의 다층배선구조률 실현하기 위해 inter-metal dielectric (IMD), inter-layer dielectric layers (ILD), pre-metal dielectric (PMD) 층과 같은 절연막 외에도 W, Al, Cu와 같은 금속층을 평탄화 하는데 효과적으로 사용되고 있으며, 다양한 소자 제작 및 새로운 물질 등에도 광범위하게 응용되고 있다. 하지만 Cu damascene 구조 제작으로 인한 CMP 응용 과정에서, 기계적으로 깨지기 쉬운 65 nm의 소자 이하의 구조에서 새로운 저유전상수인 low-k 물질의 도입으로 인해 낮은 하력의 기계적 연마가 필요하게 되었다. 본 논문에서는 전기화학적 기계적 연마 적용을 위해, I-V 특성 곡선을 이용하여 active, passive, transient, trans-passive 영역의 전기화학적 특성을 알아보았으며, Cu 막의 표면 형상을 알아보기 위해 scanning electron microscopy (SEM) 측정과 energy dispersive spectroscopy (EDS) 분석을 통해 금속 화학적 조성을 조사하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.173-174
• /
• 2007

반도체 소자가 발달함에 따라서 박막은 더욱 다층화 되고 그 두께는 줄어들고 있다. 따라서 소자의 초고집적화를 위해서는 각 박막의 두께를 더욱 작게 하여야 한다. 또한 반도체 소자 제조 공정에서는 Si 기판과 금속 박막간의 확산이 커다란 문제로 부각되어 왔다. 특히 Cu는 높은 확산성에 의하여 Si 기판과 접합에서 많은 확산에 의한 문제가 발생하게 되며, 또한 선폭이 줄어듦에 따라 고열이 발생하여 실리콘으로 spiking이 발생하게 된다. 이러한 확산을 방지하기 위하여 금속 배선과 Si기판 사이에는 필연적으로 확산방지막을 삽입하게 되었다. 기존의 연구에서는 $1000\;{\AA}$의 W-B-C-N 확산방지막을 제작하여 연구하였다. 이 논문에서는 Cu의 확산을 방지하기 위한 W-B-C-N 확산방지막을 다양한 두께로 제작하여 그 특성을 확인하여 초고집적화를 위한 더욱 얇은 두께의 W-B-C-N 확산방지막에 대하여 연구하였다. W-B-C-N 확산방지막의 두께 변화에 대한 특성을 확인하기 위하여 $900^{\circ}C$까지 열처리 한 후 그 면저항을 측정하였다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.12 no.6
• /
• pp.283-287
• /
• 2002

We have studied Zr(Si)N film as a diffusion barrier between Cu metal and Si substrate for application of interconnection metal in ULSI circuits. Zr(Si)N film was deposited with reactive DC magnetron sputtering system using $Ar/N_2$mixed gas. The value of the resistivity was the lowest for the ZrN film using 29 : 1 of Ar : $N_2$reactant gas ratio at room temperature and decreased with increasing of Si substrate temperature. As the value of ZrN film resistivity was decreased, the direction of crystal growth was toward to (002) plane. The barrier property of ZrN film added with Si was improved. But Si was added too much in ZrN film, the barrier property was degraded. The adhesive property was improved with increasing of Si in ZrN. For the analysis of the film, XRD, Optical microscopy, Scretch tester, so on were used.