• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.41-49
• /
• 2010

본 논문은 다중 언폴딩 기법을 이용한 고속 SHA-1 해쉬 알고리즘 구현 방법을 제시하였다. 제안된 SHA-1 해쉬 구조는 알고리즘의 반복적인 단계 연산을 언폴딩한 후 연산의 순서를 재 배열하고, 임계경로에 포함된 연산의 일부를 이전 단계에서 선행연산하여 임계경로의 길이를 줄였다. 제안된 SHA-1 해쉬 구조는 최대 118 MHz의 동작주파수에서 5.9 Gbps 처리량을 나타낸다. 이는 기존의 SHA-1 보다 전송량이 26% 증가하였고, 회로 크기가 32% 감소하는 결과를 얻었다. 또한 이 논문에서는 여러 개의 SHA-1 모듈을 시스템 레벨에서 병렬로 연결하여 여러 개의 SHA-1을 다중 처리하여 고속화를 할 수 있는 모델을 제안했다. 이 모델은 하나의 SHA-1을 사용하는 것보다 빠르게 데이터를 처리할 수 있고 입력되는 데이터의 최소한의 지연으로 처리 가능하다. 제안된 모델은 입력되는 데이터가 지연 없이 처리 되도록 하기 위해 필요로 하는 SHA-1의 FPGA 수를 구할 수도 있다. 고속화된 SHA-1은 압축된 메시지에 유용하게 사용될 수 있고 모바일 통신이나 인터넷 서비스 등의 강한 보안에 널리 이용가능하다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.901-908
• /
• 2020

몽고메리 모듈러 역원 연산을 확장 가능형 하드웨어로 구현하기 위한 방법에 대해 기술한다. 제안되는 확장 가능형 구조는 워드 (32-비트) 단위로 연산을 수행하는 처리요소의 1차원 배열 구조를 가지며, 사용되는 처리요소의 개수에 따라 성능과 하드웨어 크기를 조절할 수 있다. 설계된 확장 가능형 몽고메리 모듈러 역원기를 Spartan-6 FPGA 소자에 구현하여 하드웨어 동작을 검증하였다. 설계된 역원기를 180-nm CMOS 표준 셀로 합성한 결과, 사용되는 처리요소의 개수 1~10에 따라 동작 주파수는 167~131 MHz, 게이트 수는 60,000~91,000 GEs (gate equivalents)로 평가되었다. 256 비트 모듈러 역원 연산의 경우, 처리요소의 개수 1~10에 따라 평균 18.7~118.2 Mbps의 연산성능을 갖는 것으로 예측되었다. 제안된 확장 가능형 모듈러 역원 연산기는 사용되는 처리요소의 개수에 따라 연산성능과 게이트 수 사이에 교환조건이 성립하며, 따라서 응용분야에서 요구되는 연산성능과 하드웨어 요구량에 최적화된 모듈러 역원 연산회로를 구현할 수 있다.

• 융합보안논문지
• /
• 제14권7호
• /
• pp.3-8
• /
• 2014

최근 들어 스마트폰과 유비쿼터스 컴퓨팅 기술의 발전으로 인해 U-헬스케어 서비스에 대한 이용 요구가 급격히 증가하고 있다. 더욱이 스마트폰을 이용한 의료정보시스템에 대한 접근과 사용 요구도 급격히 증가하고 있다. 의사들이나 환자들이 스마트폰을 이용해서 의료정보시스템에 아무 곳에서나 쉽고 빠르게 접근해서 의료 서비스를 제공 받을 수 있는 장점을 갖는 것과 달리 의료정보들에 대한 사생활 보호문제, 위치정보 노출문제, 개인정보 침해 등과 같은 보안 문제가 발생할 가능성이 높아졌다. 그러므로 본 연구에서는 의료 근로자들이 스마트폰을 사용해서 의료정보시스템에 접속하여 환자들에 대한 의료정보들을 기록, 저장, 수정, 관리할 때 발생할 수 있는 보안 문제들로부터 안전한 의료정보 보호시스템을 제안하고자 한다. 제안시스템에서는 의료 근로자들이 의료정보시스템에 접근 시 GOTP를 추가로 SMS로 전달받아 추가 인증 단계를 거침으로써 신분 위조 공격을 차단할 수 있도록 하였다. 그리고 제안시스템에서 사용자와 의료정보시스템 사이에 송 수신하는 모든 정보들을 스마트폰에서도 처리가 가능한 가볍고 빠른 암호 알고리즘을 적용함으로써 비밀성, 무결성, 위치정보 노출, 개인정보 침해 등에 대해서 방지할 수 있다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.625-633
• /
• 2021

몽고메리 모듈러 곱셈의 유연한 하드웨어 구현을 위한 확장 가능형 아키텍처를 기술한다. 처리요소 (processing element; PE)의 1차원 배열을 기반으로 하는 확장 가능형 모듈러 곱셈기 구조는 워드 병렬 연산을 수행하며, 사용되는 PE 개수 N_PE에 따라 연산 성능과 하드웨어 복잡도를 조정하여 구현할 수 있다. 제안된 아키텍처를 기반으로 SEC2에 정의된 8가지 필드 크기를 지원하는 확장 가능형 몽고메리 모듈러 곱셈기(scalable Montgomery modular multiplier; sMM) 코어를 설계했다. 180-nm CMOS 셀 라이브러리로 합성한 결과, sMM 코어는 N_PE=1 및 N_PE=8인 경우에 각각 38,317 등가게이트 (GEs) 및 139,390 GEs로 구현되었으며, 100 MHz 클록으로 동작할 때, N_PE=1인 경우에 57만회/초 및 N_PE=8인 경우에 350만회/초의 256-비트 모듈러 곱셈을 연산할 수 있는 것으로 평가되었다. sMM 코어는 응용분야에서 요구되는 연산성능과 하드웨어 리소스를 고려하여 사용할 PE 수를 결정함으로써 최적화된 구현이 가능하다는 장점을 가지며, ECC의 확장 가능한 하드웨어 설계에 IP (intellectual property)로 사용될 수 있다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제8권2호
• /
• pp.1-11
• /
• 2018

최근 ICT와 함께 IoT, 클라우드, 인공지능 등의 신기술들이 정보화 사회를 폭발적으로 변화 시키고 있다. 그러나 APT(Advanced Persistent Threat), 악성 코드, 랜섬웨어 등 최신 위협과 개인정보 처리 위탁 업무 확대로 수탁사 관련 개인정보 유출 사고도 더욱 더 증가하고 있다. 따라서 수탁사 보안 강화를 위해 본 연구는 위수탁 개요 및 특징, 보안 표준 관리 체계, 선행 연구들을 현황 분석하여 점검 항목을 도출하였다. 그리고 수탁관련 정보통신망법, 개인정보보호법 등의 법률들을 분석 매핑한 후 최종 수탁사 개인정보 보호 관리 수준 점검 항목들을 도출하고 이를 토대로 AHP 모형에 적용하여, 점검 항목간 상대적 중요도를 확인하였다. 실증 분석 결과 내부관리체계 수립, 개인정보 암호화, 생명주기, 접근 권한 관리 등의 순으로 중요도 우선 순위가 나타났다. 본 연구의 의의는 수탁사 개인정보 취급시 요구되는 점검 항목을 도출하고 연구 모형을 실증함으로써 고객 정보 유출 위험 감소 및 수탁사의 개인정보 보호 관리 수준을 향상시킬 수 있으며, 점검 항목의 상대적 중요도를 고려하여 점검 활동을 수행한다면 투입 시간 및 비용에 대한 효과성을 높일 수 있을 것이다.