• 한국전자통신학회논문지
• /
• 제2권3호
• /
• pp.150-156
• /
• 2007

본 논문에서는 정보화 사회와 더불어 네트워크 환경에서 사용하는 여러 시스템들의 정보보안을 위한 보안 시스템을 연구하였다. 이에 따라 복잡성 및 낮은 처리 속도 등의 문제를 해결하기 위하여 블록 및 스트림 방식을 적용한 대칭형 기반 혼합형 암호 시스템을 설계하였다. 인증 기능을 포함한 대칭형 기반 혼합형 암호 시스템은 처리 속도와 계산량이 비대칭형보다 우수한 성능을 가지고 있다. Synopsys 1999.10과 ALTERA MaxPlus 10.1로 시스템을 설계하여 시뮬레이션을 한 결과 제안된 혼합형 암호 시스템은 네트워크 환경에서 정보보안이 필요한 분야에 매우 효율적인 지원과 성능을 제공할 것이다.

• 정보보호학회논문지
• /
• 제12권5호
• /
• pp.15-25
• /
• 2002

본 논문에서는 AES Rijndael 블록 암호 알고리즘을 구현하는 고속 암호 프로세서를 설계하였다. 기존 Rijndael 알고리즘의 고속 동작을 제약하는 라운드 키 계산에 따른 성능 저하 문제를 제거하기 위해, 연산 라운드 구조를 수정하여 라운드 키 계산 동작을 1 라운드 이전에 온라인 방식으로 처리하는 방식을 사용하였다. 그리고 128, 192, 256 비트 키를 지원하는 모듈화된 라운드 키 생성회로를 설계하였다. 설계된 암호 프로세서는 라운드 당 1 클록을 사용하는 반복 연산 구조를 갖고 있으며, 다양한 응용 분야에 적용하기 위해 기존 ECB, CBC 모드와 함께 AES의 새로운 동작 모드로 고려되고 있는 CTR 모드를 지원한다. Verilog HDL로 모델링된 암호 프로세서는 0.25$\mu\textrm{m}$ CMOS 공정의 표준 셀 라이브러리로 합성한 결과 약 51,000개의 게이트로 구성되며, 시뮬레이션 결과 7.5ns의 최대 지연을 가지고 있어서 2.5V 전압에서 125Mhz의 동작 주파수를 갖는다. 설계된 프로세서는 키 길이가 128 비트인 ECB 모드인 경우 약 1.45Gbps의 암.복호율의 성능을 갖는다.

• 한국컴퓨터정보학회논문지
• /
• 제5권4호
• /
• pp.13-20
• /
• 2000

전자상거래 활동은 인터넷과 같은 안전하지 않은 공중망을 사용하기 때문에 많은 보안 위협요소들이 존재한다. 따라서, 다양한 형태의 보안 어플리케이션들이 안전한 전자상거래의 구현을 위하여 CAPI(Cryptographic Application Programming Interface)가 사용될 것으로 예상된다. CAPI는 각 수준별 암호 서비스와 다양한 보안 서비스들을 제공한다. CSSM API는 다른 CAPI들에 비하여 모듈성, 단순성, 다양한 Add-in 모듈과 인터페이스에 의한 확장성을 제공한다. 본 논문은 다른 CAPI와 CSSM API의 비교분석과 전자상거래에 다양한 확장성과 멀티플랫폼을 지원하는 CSSM API의 적용 방안을 제안한다. CSSM API CSP 인터페이스의 암호화, 디지털서명 오퍼레이션에 대하여 기술하고, 전자상거래 위협요소에 대응한 보안 서비스의 연관관계로 CSSM API 적용에 따른 안전성 평가를 하였다.

• 한국정보통신학회논문지
• /
• 제11권4호
• /
• pp.728-736
• /
• 2007

최근 인터넷 및 유무선 통신 인프라가 발전함에 따라, 개인 휴대용 단말기나 스마트 카드 등의 다양한 방면에서 개인 정보보호를 위해 고비도의 암호 시스템이 요구되고 있다. 본 논문에서는 연산력이 떨어지는 무선통신용 단말이나 내장형 시스템에서 고비도의 암호 연산력을 제공할 수 있는 타원곡선형 암호 하드웨어의 설계에 대해 소개한다. 효율적인 암호 연산기를 제작하기 위해 먼저 타원곡선 암호 시스템의 핵심 연산 계층도를 분석 해보고, 직렬 셀 곱셈기와 확장유클리드 알고리즘을 수정하여 유한체 나눗셈기를 적용하여 제작하였다. 제작된 암호 시스템은 시뮬레이션 결과 올바른 동작을 보임을 확인할 수 있었으며, 초당 수천회의 서명이 가능한 수준이었다.

• 한국통신학회논문지
• /
• 제25권9B호
• /
• pp.1609-1617
• /
• 2000

본 논문에서는 SEED 알고리즘을 구현하는 암호 보조 프로세서를 설계하였다. 속도 와 면적 사이의 상반 관계를 고려하여, 암호 보조 프로세서는 1 라운드 동작을 3개의 부분 라운도로 나누고, 클럭마다 하나의 부분 라운드를 수행하는 구조를 갖는다. 동작속도를 향상시키기 위해서 암호 및 복호 동작의 라운드 키를 온라인 사전 계산 기법을 사용하여 계산하였으며, 다양한 분야에 응용할 수 있도록 4가지 동작 모드를 지원한다. 그리고 데이터의 외부 입출력 동작에 따른 성능 저하 문제를 제거하기 위해, 암호 보조 프로세서의 암.복호 동작과 데이터의 입출력 동작을 병렬로 수행하는 방식을 사용하였다. 설계한 암호 보조 프로세서는 $0.25{\mu}m$ CMOS 공정으로 설계되었으며, 설계된 회로는 약 29,300개의 게이트로 구성되며, 100 Mhz 동작 주파수와 ECB 동작 모드 조건에서 약 237 Mbps의 암.복호율의 성능을 얻을 수 있었다.

• 정보보호학회논문지
• /
• 제22권3호
• /
• pp.439-445
• /
• 2012

오류 주입 공격은 비밀 키를 내장하여 사용하는 암호 장치에서 연산 수행시 공격자가 오류를 주입하는 방법으로 비밀 키를 찾아낼 수 있어 암호시스템 운영의 심각한 위협이 되고 있다. 논문에서는 AES 암호 연산을 수행하는 동안 라운드 함수를 반복적으로 사용하는 경우, 반복하는 구문에 오류를 넣어 한 라운드를 생략하면 쉽게 비밀 키를 추출할 수 있음을 보이고자 한다. 제안하는 공격 방법을 상용 마이크로프로세서에서 실험한 결과, 두 개의 정상-오류 암호문 쌍만 있으면 128비트 AES 비밀 키가 노출됨을 확인하였다.

• International Journal of Computer Science & Network Security
• /
• 제22권9호
• /
• pp.414-426
• /
• 2022

Elliptic Curve Cryptography (ECC) is one of the finest cryptographic technique of recent time due to its lower key length and satisfactory performance with different hardware structures. In this paper, a High Throughput Multiplier architecture is introduced for Elliptic Cryptographic applications based on concurrent computations. With the aid of the concurrent computing approach, the High Throughput Concurrent Computation (HTCC) technology that was just presented improves the processing speed as well as the overall efficiency of the point-multiplier architecture. Here, first and second distinct group operation of point multiplier are combined together and synthesised concurrently. The synthesis of proposed HTCC technique is performed in Xilinx Virtex - 5 and Xilinx Virtex - 7 of Field-programmable gate array (FPGA) family. In terms of slices, flip flops, time delay, maximum frequency, and efficiency, the advantages of the proposed HTCC point multiplier architecture are outlined, and a comparison of these advantages with those of existing state-of-the-art point multiplier approaches is provided over GF(2¹⁶³), GF(2²³³) and GF(2²⁸³). The efficiency using proposed HTCC technique is enhanced by 30.22% and 75.31% for Xilinx Virtex-5 and by 25.13% and 47.75% for Xilinx Virtex-7 in comparison according to the LC design as well as the LL design, in their respective fashions. The experimental results for Virtex - 5 and Virtex - 7 over GF(2²³³) and GF(2²⁸³)are also very satisfactory.

• 정보보호학회논문지
• /
• 제25권2호
• /
• pp.271-278
• /
• 2015

인터넷 뱅킹이나 전자상거래 같은 응용 환경에서 개인정보 및 민감한 정보를 보호하기 위해서 다양한 암호 알고리즘들을 사용한다. 하지만 안전성이 검증된 암호 알고리즘을 사용하여 중요 정보를 암호화 하더라도 운영모드, 패딩방법등 암호화를 적용하는 방법이 올바르지 못하면 암호화된 중요 정보들이 노출 된다는 연구결과와 방법들이 소개되고 있다. 이러한 공격방법 중 대표적인 사례가 패딩 오라클 공격(Padding Oracle Attack)이다. 본 논문에서는 블록암호의 CBC(Cipher Block Chainning) 운영모드에 적용 가능한 12가지 패딩방법에 대하여 패딩오라클 공격의 가능성을 분석하였다. 그 결과, 3가지의 안전한 패딩방법과 9가지의 안전하지 않은 패딩방법으로 분류할 수 있다. 3가지의 안전한 패딩방법 분석을 통해 패딩 오라클 공격에 내성을 가질 수 있도록 안전한 패딩방법 설계 시 고려해야 할 5가지 사항에 대하여 제안하고자 한다.

• 융합신호처리학회논문지
• /
• 제1권2호
• /
• pp.177-185
• /
• 2000

본 논문에서는 SEED 알고리즘을 구현하는 암호 보조 프로세서를 CPLD로 구현하였다. 속도 와면적 사이의 상반 관계를 고려하여, 암호 보조 프로세서는 1 라운드 동작을 3개의 부분 라운드로 나누고, 클록마다 하나의 부분 라운드를 수행하는 구조를 갖는다. 동작속도를 향상시키기 위해서 암호 및 복호 동작의 라운드 키를 온라인 사전 계산 기법을 사용하여 계산하였으며, 다양한 분야에 응용 할 수 있도록 4가지 동작 모드를 지원한다. 설계한 암호 프로세서는 알테라사 EPF10K100GC503-3 디바이스에 구현하고, PC ISA 버스 인터페이스를 통한 문서 파일에 대한 암$\cdot$ 복호화 동작을 통해올바른 동작이 이루어짐을 확인하였다. 설계된 회로는 약 29,300개의 게이트로 구성되며 CPLD상에서 약 18Mhz의 동작 주파수를 가지며, ECB 동작 모드에서 약 44 Mbps의 암$\cdot$복호율의 성능을 얻을 수 있었다.

• 산업융합연구
• /
• 제17권1호
• /
• pp.1-6
• /
• 2019

정보의 기밀성을 보장하기 위해 고대로부터 다양한 암호기술들이 제안되었고, 다양한 방식으로 발전하고 있다. 기하급수적으로 증가하는 컴퓨터 파워로 인해 안전성 때문에 암호화 키가 점차 증가되고, 짧은 기간에만 안전성을 보장받는 방식으로 기술이 발전되고 있다. 4차 산업혁명의 도래로 다양한 분야에 암호화기술이 요구되고 있다. 최근 동형암호를 활용한 암호화 기술이 주목받고 있다. 암호화된 정보의 연산을 위해 복호화하는 과정에서 사용된 키와 복호문의 노출로 인해 보안위협이 발생된다. 동형 암호는 암호문의 데이터를 연산하여 평문상태의 정보를 노출없이 정보를 안전하게 처리가 가능하다. 다양한 서비스에서 암호화된 개인정보가 저장된 빅데이터 처리시 동형암호을 활용할 경우 키사용과 복호화 평문의 노출이 없기 때문에 보안의 위협을 피할 수 있다.