• 농약과학회지
• /
• 제7권1호
• /
• pp.1-11
• /
• 2003

새로운 농약을 탐색하고 개발하는데 있어서 고효율 유기함성 (HTOS) 기술과 고효율 검색 (HTS) 기술 등의 발전과 더불어 컴퓨터 화학을 이용한 분자설계 (CAMD) 방법으로 보편화되고 있는 비교 분자장 분석(CoMFA)과 비교 분자 유사성 지수분석(CoMSIA) 등, 3D QSAR 기법들을 위시하여 분자 홀로그램 구조 - 활성관계 (HQSAR) 분석방법 등, QSAR 기법들을 요약하고 그 활용 사례들을 간략하게 소개하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.199-204
• /
• 2003

This paper proposes reconfigurable hardware structures for spreading and scrambling of multi-mode CDMA systems. The proposed reconfigurable structures supporting IS-95, cdma2000 and WCDMA, include a pseudo noise code generator, a channelization code generator and a control circuit for signal flow control. The proposed reconfigurable structures provide an efficient hardware usage for multi-mode CDMA systems. The synthesis results show the area reduction about 24.7% compared with the original code generators. The proposed structures can provide efficient reconfigurability and high speed operations for future SDR systems.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.254-257
• /
• 2009

In this paper, we propose a learning-based super-resolution algorithm. In the proposed algorithm, a multi-resolution wavelet approach is adopted to perform the synthesis of local high-frequency features. To obtain a high-resolution image, wavelet coefficients of two dominant LH- and HL-bands are estimated based on wavelet frames. In order to prepare more efficient training sets, the proposed algorithm utilizes the LH-band and transposed HL-band. The training sets are then used for the estimation of wavelet coefficients for both LH- and HL-bands. Using the estimated high frequency bands, a high resolution image is reconstructed via the wavelet transform. Experimental results demonstrate that the proposed scheme can synthesize high-quality images.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권5호
• /
• pp.259-267
• /
• 2001

칩의 집적도에 비례하여 설계검증 및 칩 제작 후의 결함점검은 갈수록 어려워지며 이러한 테스트 문제의 원초적 해결을 위하여 다양한 테스트설계 기술이 널리 개발되고 있다. 상위 수준의 테스트설계에서는 회로의 기능에 대해서는 알 수 있으나 구조에 대해서는 알 수 없고, 하위 수준의 테스트설계에서는 회로의 구조를 알 수 있으나 기능은 알 수 없다. 따라서 테스트 설계는 기능을 기술하는 상위 수준에서부터 고려되어 하위 게이트수준에서 스캔플립플롭을 선택하여야 최적화된 성능을 얻을 수 있다. 본 논문에서는 테스트용이도를 증진시키기 위해, 상위수준의 기능정보에 대해서는 테스트점을 삽입하여 제어흐름(control flow)을 변경하고, 상위 수준의 합성 후에 하위 수준에서 스캔플립플롭을 선택하여 다시 합성하는 상위.하위 수준에서 통합된 테스트 합성 기술을 제안한다. 실험결과 통합된 테스트 합성 기술이 대부분의 벤치마크 회로에서 높은 고장검출율을 보여주고 있다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2006년도 하계 학술대회 논문집
• /
• pp.37-40
• /
• 2006

FM(Frequency Modulation) 음 합성방식은 오랫동안 연구되어 왔고 여러 가지 효과를 주기에 유용하고 비교적 낮은 사양으로 높은 수준의 배음을 합성할 수 있지만 그 응용분야가 대부분이 서양악기 위주의 연구였다. 이에 본 논문에서는 국악 관악기인 피리를 주파수 영역에서 저주파 영역과 고주파 영역으로 나누어 분석하고 이 결과를 이용하여 FM 파라미터를 추출하고 비대칭 FM합성방식으로 1차적인 소리를 합성하였다. 분석된 저주파 영역과 고주파 영역의 특성을 각각의 역 필터링을 위한 2개의 필터를 설계하여 이를 다시 합성된 소리를 통과시켜 두 소리를 합산함으로써 더욱 원음과 유사한 소리를 합성할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.107-108
• /
• 2007

In this paper, a cosine-modulated filter bank with a modified synthesis part is proposed for arbitrary scaling of images, whereby down/up-sampling kernels based on a compactly supported sampling function (CSSF) are utilized. Also, an optimized adaptive interpolation technique is incorporated into the filter bank structure to compensate for quality degradation arising in scaled images. Finally, simulation results verify that high quality images with arbitrary sizes can be obtained by applying the proposed approach.

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 1993년도 제5회 한글 및 한국어정보처리 학술대회
• /
• pp.547-557
• /
• 1993

본 논문에서는 일-한 기계 번역 시스템에서 한국어 생성에 대한 효율적인 방법을 제안한다. 일본어와 한국어는 대부분의 문법 체계가 비슷하지만 어절 내, 특히 술부 내에서는 문법 형태소의 어순이 일치하지 않고 형태소간에도 일대일 대응이 불가능한 경우가 많다. 또한 일본어 용언에 부정의 조동사가 사용된 문장을 한국어로 번역할 때에도 부정의 뜻을 내포하는 한국어 용언이 존재하면 부정적 역어로 생성하여야 한다. 이러한 점으로 인하여 형태소 대 형태소를 일대일로 대응시켜 생성하면 자연스럽고 올바른 한국어 문장을 얻기 어렵다. 따라서 기본적으로 직접 번역 방시을 이용하면서 술부의 생성을 위하여 양상류 의미자질을 이용하는 방법을 제안한다. 본 논문에서 제안한 한국어 생성 방법은 기존의 방법보다 적은 사전 작업으로 간단하게 자연스러운 한국어 표현을 얻을 수 있었다.

• Nuclear Engineering and Technology
• /
• 제48권2호
• /
• pp.470-481
• /
• 2016

Field-programmable gate arrays (FPGAs) have received much attention from the nuclear industry as an alternative platform to programmable logic controllers for digital instrumentation and control. The software aspect of FPGA development consists of several steps of synthesis and refinement, and also requires verification activities, such as simulations that are performed individually at each step. This study proposed an integrated software-testing framework for simulating all artifacts of the FPGA software development simultaneously and evaluating whether all artifacts work correctly using common oracle programs. This method also generates a massive number of meaningful simulation scenarios that reflect reactor shutdown logics. The experiment, which was performed on two FPGA software implementations, showed that it can dramatically save both time and costs.

• 대한음성학회:학술대회논문집
• /
• 대한음성학회 2005년도 추계 학술대회 발표논문집
• /
• pp.67-70
• /
• 2005

Voice conversion (VC) is a technique for modifying the speech signal of a source speaker so that it sounds as if it is spoken by a target speaker. Most previous VC approaches used a linear transformation function based on GMM to convert the source spectral envelope to the target spectral envelope. In this paper, we propose several nonlinear GMM-based transformation functions in an attempt to deal with the over-smoothing effect of linear transformation. In order to obtain high-quality modifications of speech signals our VC system is implemented using the Harmonic plus Noise Model (HNM)analysis/synthesis framework. Experimental results are reported on the English corpus, MOCHA-TlMlT.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.595-598
• /
• 2014

원전 디지털 계측제어시스템에서 공통원인고장(Common cause failure)의 발생 가능성이 증가함에 따라 이를 방지하기 위해 프로그래머블 논리소자(Field Programmable Gate Array)를 이용한 제어기가 개발되어 활용되고 있다. 그러나, FPGA-기반의 제어기를 구현하는데 사용되는 하드웨어 기술 언어는 그래픽 언어를 이용한 PLC 기반의 개발을 하던 대부분의 원전 계측제어 엔지니어에게 친숙하지 않아 제어기의 구현에 어려움이 있다. 따라서 엔지니어에게 친숙한 그래픽 언어를 이용하여 FPGA 용 제어 프로그램을 작성할 수 있는 통합개발환경이 필요하다. 본 논문에서 구현한 VerilogLinker 는 제어프로그램의 개발을 위한 통합개발환경의 일부로 통합개발환경을 이용한 제어 프로그램의 개발과정 중에서 생성된 Verilog 파일을 FPGA 공급자가 제공하는 상용 소프트웨어인 Libero SoC 와 연결하는 기능을 제공한다.