• 한국정보처리학회논문지
• /
• 제2권6호
• /
• pp.974-984
• /
• 1995

본 논문에서는 벡타연산을 효율적으로 수행하고 대단위 병렬시스템을 지원하는 다중 스레드구조, MULVEC(MULtithreaded architecture of the VEctor Computations) 을 제시한다. MULVEC은 데이타플로우 모델에 수퍼 스칼라 RISC 마이크로 프로세서를 갖는 기존의 폰 노이만 모델을 도입하였다. 그리고 동일한 스레드 세그멘트내에 벡타 연산이 반복되는 경우에 상태필드를 이용하여 동기화의 수를 감축시켰으며, 이에 의해 문맥전환 횟수, 통신량 등을 감소시켰다. 그리고 노드 수의 변화에 대한 MULVEC의 성능평가(프로그램들의 수행시간, 프로세서들의 이용율)와 *T의 성능평가(프로그램의 수행시간)를 SPARC station 20 (super scalar RISC microprocessor)에서 시뮬레이션을 하였으며, 노드의 수, 루프의 반복홋수 등에 따라 프로그램의 수행시간이 MULVEC이 *T보 다 약 1-2배 정도 빠르다는 것을 알 수 있었다.

• Journal of Information Processing Systems
• /
• 제7권3호
• /
• pp.435-446
• /
• 2011

Microprocessors are becoming increasingly vulnerable to soft errors due to the current trends of semiconductor technology scaling. Traditional redundant multi-threading architectures provide perfect fault tolerance by re-executing all the computations. However, such a full re-execution technique significantly increases the verification workload on the processor resources, resulting in severe performance degradation. This paper presents a pro-active verification management approach to mitigate the verification workload to increase its performance with a minimal effect on overall reliability. An anomaly-speculation-based filter checker is proposed to guide a verification priority before the re-execution process starts. This technique is accomplished by exploiting a value similarity property, which is defined by a frequent occurrence of partially identical values. Based on the biased distribution of similarity distance measure, this paper investigates further application to exploit similar values for soft error tolerance with anomaly speculation. Extensive measurements prove that the majority of instructions produce values, which are different from the previous result value, only in a few bits. Experimental results show that the proposed scheme accelerates the processor to be 180% faster than traditional fully-fault-tolerant processor with a minimal impact on overall soft error rate.

• 한국정보시스템학회지:정보시스템연구
• /
• 제14권3호
• /
• pp.48-52
• /
• 2005

The Mobile agent-based distributed systems become obtaining significant popularity as a potential vehicle to allow software components to be executed on heterogeneous environments despite mobility of users and computations. However, as these systems generally force mobile agents to use only common functionalities provided in every execution environment, the agents may not access environment-specific resources. In this paper, we propose a new framework using Aspect Oriented Programming technique to accommodate a variety of static resources as well as dynamic ones whose amount is continually changed at runtime even in the same execution environment. Unlike previous works, this framework divides roles of software developers into three groups to relieve application programmers from the complex and error prone parts of implementing dynamic adaptation and allowing each developer to only concentrate on his own part. Also, the framework enables policy decision makers to apply various adaptation policies to dynamically changing environments for adjusting mobile agents to the change of their resources.

• 정보과학회 논문지
• /
• 제44권9호
• /
• pp.871-877
• /
• 2017

최근 모바일 기기와 같이 하드웨어 성능이 부족한 기기에서 연산량이 많은 어플리케이션을 효과적으로 수행할 수 있는 방법들이 많이 연구되고 있다. 연산 오프로딩 기법이란 모바일 기기에서 하드웨어 성능이 좋은 서버로 복잡한 연산을 보내서 수행 한 뒤 결과를 받아서 반영하는 방법이다. 연산 오프로딩 기법의 어려움 중 하나는 서버와 클라이언트 사이에서 동작 중인 어플리케이션의 상태를 주고받는 일이다. 스냅샷 기반의 연산 오프로딩 기법은 스냅샷을 이용하여 웹 어플리케이션의 상태를 쉽게 전송할 수 있도록 하였다. 하지만 HTML5 캔버스를 사용하는 웹 어플리케이션의 경우 스냅샷이 캔버스의 상태를 포함하지 못하는 문제가 있어서 스냅샷 기반의 연산 오프로딩을 적용할 수 없었다. 본 연구에서는 스냅샷에 캔버스의 상태를 저장할 수 있는 코드 생성 기술을 제안하여 캔버스를 사용하는 웹 어플리케이션에도 스냅샷 기반 연산 오프로딩 기법을 사용할 수 있도록 하였다.

• 한국컴퓨터정보학회논문지
• /
• 제19권1호
• /
• pp.57-64
• /
• 2014

스타이너 트리의 생성은 NP-Complete 영역에 속하므로, 이것을 위한 휴리스틱들은, 다수의 입력 노드에 대해서 많은 시간과 계산을 요구한다. 본 논문에서는 많은 입력노드에 대해, 들로네 삼각망과 Prim의 최소신장트리를 결합한 효과적인 유클리드 스타이너 최소트리 구성방법을 제안한다. 이 방법은 Prim의 최소신장트리와 최소신장트리기반 스타이너 트리와 각각 비교 분석되었다. 제안된 방법은 30,000개의 입력노드에 대해 최소신장트리에 비해 연결 길이는 2.1% 감소, 실행시간은 138.2% 증가하였고, 최소신장트리기반 스타이너최소트리에 비해 실행시간 18.9% 감소, 연결 길이 0.013% 감소의 실험결과를 보였다. 따라서 본 연구의 제안방법은 실행시간이 주요 요인이 되지 않는 환경에서 연결 길이를 단축해야 할 응용에 잘 적용될 수 있을 것이다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제26권12호
• /
• pp.1542-1552
• /
• 1999

자료 병렬성이란 자료 집합의 원소들에 대하여 동일한 작업을 동시에 수행하므로써 얻어지는 병렬성을 말한다. 함수형 언어에서 자료 집합에 대한 반복 수행은 재귀적 자료형에 대한 재귀 함수에 의하여 표현된다. 본 논문에서는 이러한 재귀 함수를 자료 병렬 프로그램으로 변환하기 위한 병렬화 방법을 제시한다. 생성되는 병렬 프로그램의 병렬 수행 구조로는 일반적인 형태의 재귀적 자료형에 대하여 정의되는 다형적인 자료 병렬 연산을 사용하여 트리, 리스트 등과 같은 일반적인 재귀적 자료 집합에 대한 자료 병렬 수행이 가능하도록 하였다. 재귀 함수의 병렬화를 위해서는, 함수를 이루는 각각의 계산들의 병렬성을 재귀 호출에 의해 존재하는 의존성에 기반하여 분류하고, 이에 기반하여 각각의 계산들에 대한 적절한 자료 병렬 연산을 사용하는 병렬 프로그램을 생성하였다.Abstract Data parallelism is obtained by applying the same operations to each element of a data collection. In functional languages, iterative computations on data collections are expressed by recursions on recursive data structures. We propose a parallelization method for data-parallel implementation of such recursive functions. We employ polytypic data-parallel primitives to represent the parallel execution structure of the object programs, which enables data parallel execution with general recursive data structures, such as trees and lists. To transform sequential programs to their parallelized versions, we propose a method to classify the types of parallelism in subexpressions, based on the dependencies of the recursive calls, and generate the data-parallel programs using data-parallel primitives appropriately.

• 한국컴퓨터정보학회논문지
• /
• 제16권11호
• /
• pp.153-161
• /
• 2011

GOSST의 생성은 NP-Complete 영역에 속하므로, 이 문제를 위한 휴리스틱들은, 다수의 입력 노드에 대해서 많은 시간과 계산을 요구한다. 본 논문에서는 가중치를 가지는 많은 입력 노드에 대해, 공간 지역성을 반영한 PTAS를 적용하여 GOSST를 효과적으로 구성하는 방법을 제안한다. 최대 가중치가 100인 40,000개의 입력 노드에 대하여 16개의 단위 영역으로 설계된 공간 지역성 PTAS GOSST는, 가중치 최소 신장 트리를 이용한 방법과 비교하여 연결비용은 약 4.00%, 실행시간은 89.26%를 절감할 수 있었으며, PTAS를 이용하지 않은 근사 GOSST 방법(SGOSST)에 비해서 연결비용은 0.03% 증가했으나, 실행시간은 96.39% 감소시켰다. 따라서 제안된 공간 지역성 PTAS GOSST 방법은 수많은 가중치 입력 노드들을 최소비용으로 신속히 연결하려는 다양한 응용에 잘 적용될 수 있을 것이다.

• 제어로봇시스템학회논문지
• /
• 제17권4호
• /
• pp.328-335
• /
• 2011

GPU (Graphics Processing Units) is consists of SIMD (Single Instruction Multiple Data) architecture and provides fast parallel processing. A GA (Genetic Algorithm), which requires large computations, is implemented in GPU using CUDA (Compute Unified Device Architecture). Three kinds of execution models are presented according to different combinations of processing modules in GPU. Comparison experiments between GPU models and CPU are tested for a couple of benchmark problems by variation of population sizes and complexity of problem sizes.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.438-441
• /
• 2004

Image binarization using a global threshold value [3] performs at high speed, but usually results in undesired binary images when the source images are of poor quality. In such cases, adaptive local thresholding algorithms [1][2][3] are used to obtain better results, and the algorithm proposed by A.E.Savekis which chooses local threshold using fore­ground and background clustering [1] is one of the best thresholding algorithms. However, this algorithm runs slowly due to its re-computing threshold value of each central pixel in a local window MxM. In this paper, we present a dynamic programming approach for the step of calculating local threshold value that reduces many redundant computations and improves the execution speed significantly. Experiments show that our proposal improvement runs more ten times faster than the original algorithm.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.809-810
• /
• 2006

An H.264 algorithm is commonly used for video compression applications. This algorithm requires a large number of data computations, for example, the sum of absolute difference (SAD) operation. We analyzed H.264 reference encoding workloads. The H.264 encoding program has 8.78% SAD operation. The SAD operation is to sum up 16 difference-values in H.264 $4{\times}4$ sub-blocks. In order to accelerate SAD operations, we implemented an application specific instruction-set processor (ASIP) that can execute SAD and data transfer instructions. The proposed coprocessor has an absolute value generator and a carry save adder (CSA) unit to sum up 8 difference-values per one clock cycle. We completed SAD operation in 2 clock cycles. Experimental results show that the performance is improved by 34% of total execution time.