• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.164-167
• /
• 2002

This paper presents the design of Rijndael crypto-processor with 128 bits, 192 bits and 256 bits key size. In October 2000 Rijndael cryptographic algorithm is selected as AES(Advanced Encryption Standard) by NIST(National Institute of Standards and Technology). Rijndael algorithm is strong in any known attacks. And it can be efficiently implemented in both hardware and software. We implement Rijndael algorithm in hardware, because hardware implementation gives more fast encryptioN/decryption speed and more physically secure. We implemented Rijndael algorithm for 128 bits, 192 bits and 256 bits key size with VHDL, synthesized with Synopsys, and simulated with ModelSim. This crypto-processor is implemented using on-the-fly key generation method and using lookup table for S-box/SI-box. And the order of Inverse Shift Row operation and Inverse Substitution operation is exchanged in decryption round operation of Rijndael algorithm. It brings about decrease of the total gate count. Crypto-processor implemented in these methods is applied to mobile systems and smart cards, because it has moderate gate count and high speed.

• 정보처리학회논문지C
• /
• 제12C권4호
• /
• pp.495-502
• /
• 2005

암호 알고리즘의 구현 적합성 평가는 제품에 사용될 알고리즘이 설계자의 의도에 맞게 정확히 구현되어 있는지를 평가하는 것이다. 대표적인 구현 적합성 평가 시스템으로는 미국 NIST 주관의 암호 모듈 적합성 검증 프로그램(CMVP)을 들 수 있다. CMVP는 미 연방표준 FIPS에 포함된 암호 모듈의 구현 적합성을 평가하는 것이며, FIPS 내에는 스트림 암호가 없는 관계로 CMVP 세부 항목에 스트림 암호에 대한 검증도구는 포함되어 있지 않다. 본 논문에서는 CMVP에는 포함되어 있지 않아서 아직 구현 적합성 검증 기법이 알려지지 않고 있지만, 주로 무선 환경에서 표준으로 제정되어 널리 사용되고 있는 블루투스 표준 스트림 암호 E0와 제3세대 비동기식 이동통신 표준 스트림 암호 A5/3, WEP과 SSL/TLS 등에 사용되는 스트림 암호 RC4에 대한 구현 적합성 검증 방법을 제안하고, JAVA로 구현한 검증 도구를 보여준다.

• 인터넷정보학회논문지
• /
• 제18권5호
• /
• pp.1-8
• /
• 2017

LEA(Lightweight Encryption Algorithm)는 2013년 국가보안연구소(NSRI)에서 빅데이터 처리, 클라우드 서비스 및 모바일 환경에 적합하도록 개발되었다. LEA는 128비트 메시지 블록 크기와 128비트, 192비트 및 256비트 키(Key)에 대한 암호화 방식을 규정하고 있다. 본 논문에서는 128비트 메시지를 암호화하고 복호화할 수 있는 LEA 블록 암호 알고리즘을 Verilog-HDL을 사용하여 설계하였다. 설계된 LEA 암.복호화 IP는 Xilinx Vertex5 디바이에서 약 164MHz에서 동작하였다. 128비트 키 모드에서 최대 처리율은 874Mbps이며, 192비트 키 모드에서는 749Mbps 그리고 256비트 키 모드에서는 656Mbps이다. 본 논문에서 설계된 암호 프로세서 IP는 스마트 카드, 인터넷 뱅킹, 전자상거래 및 IoT (Internet of Things) 등과 같은 모바일 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 한국정보통신학회논문지
• /
• 제7권7호
• /
• pp.1462-1470
• /
• 2003

정보통신의 발달과 인터넷의 확산으로 인해 정보보안의 필요성이 증대되면서 다양한 암호알고리즘이 개발되어 활용되고 있다. 이와 더불어 암호 공격 기술도 발전하여서, 공격에 강한 알고리즘에 대한 연구가 활발하게 진행되고 있다. Substitution Permutation Networks(SPN)등의 블록 암호알고리즘에서 교환계층의 선형변환행렬이 Maximum Distance Separable(MDS) 코드를 생성하면 차분공격과 선형공격에 강한 특성을 보인다. 본 논문에서는 선형변환행렬이 MDS 코드를 생성하는가를 판단하는 새로운 알고리즘을 제안한다. 선행변환행렬의 입력코드는 GF(2$^n$)상의 원소들로 이들을 변수로 해석할 수 있다. 하나의 변수를 다른 변수들의 대수식으로 변환하고 대입하여 변수를 하나씩 소거한다. 변수가 하나이고 모든 계수가 ‘0’이 아니면 선형변환 행렬은 MDS 코드를 생성한다. 본 논문에서 제안한 알고리즘은 기존의 모든 정방부분행렬이 정칙인지를 판단하는 알고리즘과 비교하여 곱셈 및 역수 연산수를 많이 줄임으로서 수행 시간을 크게 감소 시켰다.

• 정보보호학회논문지
• /
• 제11권6호
• /
• pp.77-87
• /
• 2001

본 논문에서는 AES(Advanced Encryption Standard)로 채택된 Rijndael 알고리즘을 구현한 암호 프로세서를 설계하였다. 암호화와 복호화를 모두 수행할 수 있으며, 128비트의 블록과 128비트의 키 길이를 지원한다. 성능과 면적 측면을 모두 고려하여 가장 효율적인 구조로 한 라운드를 구현한 후, 라운드 수만큼 반복하여 암복호화를 수행하도록 하였다. 대부분의 다른 블록 암호 알고리즘과 달리 암복호화 시 구조가 다른 Rijndael의 특성으로 인한 면적의 증가를 최소화하기 위해 ByteSub와 InvByteSub은 알고리즘을 기반으로 구현함으로써 메모리로만 구현하는 방법에 비해 비슷한 성능을 가지면서 필요한 메모리 양은 1/2로 줄였다. 이와 같이 구현한 결과, 본 논문의 Rijndael 암호 프로세서는 0.5um CMOS 공정에서 약 15,000개의 게이트, 32K-bit ROM과 1408-bit RAM으로 구성된다. 그리고 한 라운드를 한 클럭에 수행하여 암복호화 하는데 블럭 당 총 11클럭이 걸리고, 110MHz의 동작 주파수에서 1.28Gbps의 성능을 가진다. 이는 현재 발표된 논문들과 비슷한 성능을 가지면서 면적의 가장 큰 비중을 차지하는 메모리 양은 절반 이상 감소하여 지금까지 발표된 논문 중 가장 우수한 면적 대 성능 비를 가지는 것으로 판단된다.

• 한국통신학회논문지
• /
• 제22권10호
• /
• pp.2181-2190
• /
• 1997

동기식 스트림 암호 통신 시스템은 수선 클럭의 사이클 슬립 등에 의하여 난수 동기 이탈을 발생하는 문제점을 갖고 있다.난수 동기 이탈이 발생하면 통신을 할 수 없을 뿐 아니라 복호된 데이터는 임의의 값을 가지므로 수신 시스템을 오동작시킬 수도 있다. 이러한 위험성을 줄이기 위하여 암호문에 동기 신호와 세션 키이를 일정 간격으로 삽입하여 주기적으로 재동기를 이루는 연속 재동기 방식을 사용한다. 연속 재동기 방식을 사용하면 비교적 안정된 암호 통신을 할 수 있으나 몇 가지 문제점을 갖고 있다. 본 논문에서는 LAPB 프로토콜을 사용하는 암호 통신 시스템에 적합하고 연속 재동기 방식의 문제점들을 해결 할 수 있는 적응 재동기 방식을 제안하였다. 제안된 적용 재동기 방식은 단위 측정 시간 동안 측정된 LAPB 프레임의 주소 영역 수신률이 문턱 값보다 적은 경우에만 재동기를 이루는 방법을 사용하여 주기적으로 재동기를 이루는 기존의 연속 재동기 방식의 문제점들을 해결하였다. 제안된 알고리즘을 LAPB 프로토콜을 사용하는 X.25 패킷 암호 통신에서 운용되는 동기식 스트림 암호 통신 시스템에 적용하여 시험한 결과, 연속 재동기에 비해 오 복호율 E_rate와 오 복호된 데이터 비트 수 E_data에서 10배 향상시켰는데 이것은 전송하는 총 데이터 량을 약 11.3% 감축시키는 효과와 동일하다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권4호
• /
• pp.231-239
• /
• 2007

본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED를 하드웨어로 설계할 경우 면적-성능간의 trade-off 관계를 보여준다. 본 논문에서 다음 4가지 유형의 설계 구조를 비교한다. (1) Design 1 : 16 라운드 완전 파이프라인 방식, (2) Design 2 : 단일 라운드의 반복 사용 방식 (3) Design 3 : G 함수 공유 및 반복 사용 방식 (4) Design 4 : 단일 라운드 내부 파이프라인 방식. (1),(2),(3)의 방식은 기존의 논문들에서 제안한 각기 다른 설계 방식이며 (4)번 설계 방식이 본 논문에서 새롭게 제안한 설계 방식이다. 본 논문에서 새롭게 제안한 방식은, F 함수 내의 G 함수들을 파이프라인 방식으로 연결하여 면적 요구량을 (2)번에 비해서 늘이지 않으면서도 파이프라인과 공유블록 사용의 효과로 성능을 Design 2와 Design 3보다 높인 설계 방식이다. 본 논문에서 4가지 각기 다른 방식을 각각 실제 하드웨어로 설계하고 FPGA로 구현하여 성능 및 면적 요구량을 비교 분석한다. 실험 분석 결과, 본 논문에서 새로 제안한 F 함수 내부 3단 파이프라인 방식이 Design 1 방식을 제외하고 가장 throughput 이 높다. 제안된 Design 4 가 단위 면적당 출력성능(throughput)면에서 다른 모든 설계 방식에 비해서 최대 2.8배 우수하다. 따라서, 새로이 제안된 SEED 설계가 기존의 설계 방식들에 비해서 면적대비 성능이 가장 효율적이라고 할 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권8호
• /
• pp.918-929
• /
• 1999

동기식 스트림 암호통신 방식을 사용하는 암호통신에서는 암/복호화 과정 수행시 암호통신 과정에서 발생하는 사이클슬립으로 인해 키수열의 동기이탈 현상이 발생되고 이로 인해 오복호된 데이타를 얻게된다. 이러한 위험성을 감소하기 위한 방안으로 현재까지 암호문에 동기신호와 세션키를 주기적으로 삽입하여 동기를 이루는 주기적인 동기암호 통신방식을 사용하여 왔다. 본 논문에서는 CDMA(Cellular Division Multiple Access) 이동망에서 데이타서비스를 제공할 때 사용되는 점대점 프로토콜의 주소영역의 특성을 이용하여 단위 측정시간 동안 측정된 주소비트 정보와 플래그 패턴의 수신률을 이용하여 문턱 값보다 작은경우 동기신호와 세션키를 전송하는 비주기적인 동기방식을 사용하므로써 종래의 주기적인 동기방식으로 인한 전송효율성 저하와 주기적인 상이한 세션키 발생 및 다음 주기까지의 동기이탈 상태의 지속으로 인한 오류확산 등의 단점을 해결하였다. 제안된 알고리즘을 링크계층의 점대점 프로토콜(Point to Point Protocol)을 사용하는 CDMA 이동망에서 동기식 스트림 암호 통신방식에 적용시 동기이탈율 10-7의 환경에서 주기가 1sec인 주기적인 동기방식에서 요구되는 6.45x107비트에 비해 3.84x105비트가 소요됨으로써 전송율측면에서의 성능향상과 오복호율과 오복호 데이타 비트측면에서 성능향상을 얻었다. Abstract In the cipher system using the synchronous stream cipher system, encryption / decryption cause the synchronization loss (of key arrangement) by cycle slip, then it makes incorrect decrypted data. To lessen the risk, we have used a periodic synchronous cipher system which achieve synchronization at fixed timesteps by inserting synchronization signal and session key. In this paper, we solved the problem(fault) like the transfer efficiency drops by a periodic synchronous method, the periodic generations of different session key, and the incorrectness increases by continuing synchronization loss in next time step. They are achieved by the transfer of a non-periodic synchronous signal which carries synchronous signal and session key when it is less than the threshold value, analyzing the address field of point-to-point protocol, using the receiving rate of address bits information and flag patterns in the decision duration, in providing data services by CDMA mobile network. When the proposed algorithm is applied to the synchronous stream cipher system using point-to-point protocol, which is used data link level in CDMA mobile network, it has advanced the result in Rerror and Derror and in transmission rate, by the use of 3.84$\times$105bits, not 6.45$\times$107bits required in periodic synchronous method, having lsec time step, in slip rate 10-7.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제12권6호
• /
• pp.181-188
• /
• 2023

Grover 양자 알고리즘은 brute-force attack 가속화로 대칭키 암호의 보안 강도를 크게 감소시키므로 기존 블록 암호가 양자 컴퓨터에 안전하지 않을 것이라 예상한다. 따라서 대상 암호에 대한 양자회로 구현을 통해 Post-quantum 보안 강도를 확인하여 대규모 양자 컴퓨터 시대에 대비할 수 있다. 본 논문에서는 모든 SIMECK 경량 암호군에 대해 양자 자원(큐비트, 양자 게이트)을 최소화 한 기법으로 설계된 최적의 양자회로 구현 결과를 제시하고 각 함수별 양자 회로 동작을 설명한다. 마지막으로 제안된 SIMECK 양자회로에 대한 양자자원 추정 결과를 SIMON 양자 회로 결과와 비교하고 Grover 공격 비용을 계산하여 SIMECK 경량암호의 Post-quantum 보안 강도를 평가한다. Post-quantum 보안 강도 평가 결과 모든 SIMECK 경량 암호군이 NIST 보안 강도에 도달하지 못했다. 따라서 대규모 양자 컴퓨터 등장 시 SIMECK 암호의 안전성이 불명확하다고 예상하며 이에 대해 본 논문에서는 보안 강도를 높이기 위한 방안으로 블록사이즈 및 라운드 수와 키 길이를 증가시키는 것이 적합하다고 판단한다.

• 디지털산업정보학회논문지
• /
• 제5권1호
• /
• pp.51-61
• /
• 2009

Conventional DES has been not only shown to have a vulnerable drawback to attack method called 'Meet in the Middle', but also to be hard to use that it is because software implementation has a number of problem in real time processing. This paper describes the design and implementation of the expanded DES algorithm using VHDL for resolving the above problems. The main reason for hardware design of an encryption algorithm is to ensure a security against cryptographic attack because there is no physical protection for the algorithm written in software. Total key length of 352 bits is used for the proposed DES. The result of simulation shows that the inputted plaintext in cryptosystem are equal to the outputted that in decryptosystem.