• Title/Summary/Keyword: Cipher Algorithm

검색결과 320건 처리시간 0.027초

외부 이동단말의 접근제어를 위한 IP 프로토콜 설계 및 성능 개선에 관한 연구 (A Study on the Design and the Performance Improvement of IP Access Control Protocol for External Mobile terminal)

  • 박대우
    • 한국컴퓨터정보학회논문지
    • /
    • 제9권2호
    • /
    • pp.41-48
    • /
    • 2004
  • 유비쿼터스 시대에 접근제어 프로토콜은 외부 이동단말이 내부 정보서버로 접속 시에 접근제어를 위한 검증을 하여야 한다. 본 논문에서 제안하는 외부 이동단말을 위한 IP 접근제어 프로토콜은 이동단말기에서 서명의 암호화 연산 시 연산시간의 효율성을 고려한다. 신뢰성 있는 통신기관에서 발급해준 개인 식별정보를 공개키로 사용하도록 하고, 서명 암호화 생성과 검증에 사용되는 암호화 알고리즘은 ECDSA에서 정의한 변수를 사용하며, 타원 곡선상의 키값은 160비트 이상을 사용한다. 또한 접근제어는 IP 계층에서 실시하며 IPv6의 프레임 구조를 갖도록 설계한다. 외부 이동단말의 접근제어를 위한 암호화 인증과 검증의 과정에서 프로토콜의 보안성을 강화하였고, 기존의 프로토콜들에 연산시간에 비해 4배 이상의 성능향 상이 이루어졌음을 증명하였다.

  • PDF

블록암호 CLEFIA-128의 효율적인 하드웨어 구현 (An Efficient Hardware Implementation of Block Cipher CLEFIA-128)

  • 배기철;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 춘계학술대회
    • /
    • pp.404-406
    • /
    • 2015
  • 128-비트 마스터키를 지원하는 블록암호 CLEFIA-128의 저면적 하드웨어 구현에 대해 기술한다. 라운드 키 생성을 위한 중간값 계산과 라운드 변환이 단일 데이터 프로세싱 블록으로 처리되도록 설계하였으며, 변형된 GFN(Generalized Feistel Network) 구조와 키 스케줄링 방법을 적용하여 데이터 프로세싱 블록과 키 스케줄링 블록의 회로를 단순화시켰다. Verilog HDL로 설계된 CLEFIA-128 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 823 slices로 구현되었으며, 최대 145 Mhz 클록으로 동작하여 105 Mbps의 성능을 갖는 것으로 예측되었다.

  • PDF

SRTP, MIKEY, CMS, IPSec, TLS, IPTV에 대한 패딩 오라클 공격 가능성 분석 (Analysis of Padding Oracle Attack Possibility about Application Environment; SRTP, MIKEY, CMS, IPSec, TLS, IPTV)

  • 황성진;박명서;문덕재;강형철;김종성;이창훈
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제4권2호
    • /
    • pp.73-80
    • /
    • 2015
  • 인터넷상의 다양한 응용환경에서는 개인정보 및 민감한 정보를 보호하기 위해서 안전성이 검증된 암호 알고리즘을 사용한다. 하지만 안전성이 검증된 암호 알고리즘을 사용하여도 주어진 암호 알고리즘을 적용하는 방식이 올바르지 못하면 보호하고자 하는 정보들이 누출될 수 있다는 연구 결과와 공격기법들이 소개되고 있다. 이 공격방법들 중 대표적인 사례가 패딩 오라클 공격이다. 본 논문에서는 블록 암호 기반 CBC 운영모드와 CBC 패딩 방법을 적용하는 응용환경인 STRP, MIKEY, CMS, IPSec, TLS, IPTV에 대해 패딩 오라클 공격을 적용하고, 패딩 오라클 공격에 대한 공격 가능 여부 및 취약점에 관하여 연구하였다.

Key-based dynamic S-Box approach for PRESENT lightweight block cipher

  • Yogaraja CA;Sheela Shobana Rani K
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제17권12호
    • /
    • pp.3398-3415
    • /
    • 2023
  • Internet-of-Things (IoT) is an emerging technology that interconnects millions of small devices to enable communication between the devices. It is heavily deployed across small scale to large scale industries because of its wide range of applications. These devices are very capable of transferring data over the internet including critical data in few applications. Such data is exposed to various security threats and thereby raises privacy-related concerns. Even devices can be compromised by the attacker. Modern cryptographic algorithms running on traditional machines provide authentication, confidentiality, integrity, and non-repudiation in an easy manner. IoT devices have numerous constraints related to memory, storage, processors, operating systems and power. Researchers have proposed several hardware and software implementations for addressing security attacks in lightweight encryption mechanism. Several works have made on lightweight block ciphers for improving the confidentiality by means of providing security level against cryptanalysis techniques. With the advances in the cipher breaking techniques, it is important to increase the security level to much higher. This paper, focuses on securing the critical data that is being transmitted over the internet by PRESENT using key-based dynamic S-Box. Security analysis of the proposed algorithm against other lightweight block cipher shows a significant improvement against linear and differential attacks, biclique attack and avalanche effect. A novel key-based dynamic S-Box approach for PRESENT strongly withstands cryptanalytic attacks in the IoT Network.

HDLC 프로토콜에서 운용되는 동기식 스트림 암호 통신에 적합한 적응 난수열 재동기 기법 (An adaptive resynchronization technique for stream cipher system in HDLC protocol)

  • 윤장홍;황찬식
    • 한국통신학회논문지
    • /
    • 제22권9호
    • /
    • pp.1916-1932
    • /
    • 1997
  • 절대 클럭 동기를 요구하는 동기식 스트림 암호 통신 시스템에 사이클 슬립 현상이 발생하면 암, 복호기간에 난수 동기가 이탈된다. 난수 동기 이탈 현상이 발생하면 통신을 할 수 없을 뿐 아니라 수신 시스템을 오작동 시킬 수 있다. 이러한 위험성을 줄이기 위하여 암호문에 동기 패턴과 세션 키를 주기적으로 삽입하여 재동기를 이루는 연속 재동기 방법을 흔히 사용한다. 연속 재동기 방식을 사용하면 비교적 안정된 암호 통신을 할 수 있으나 몇가지 문제점을 갖고 있다. 본 논문에서는 OSI 7계층중 링크 계층의 프로토콜로 HDLC 방식을 사용하는 통신 체계에서 운용되는 동기식 스트림 암호 통신 시스템에 적합하고 연속 재동기 방식의 문제점들을 해결할 수 있는 적응 재동기 방식을 제안하였다. 제안된 적응 재동기 방식에서는 HDMC 프레임의 주소 체계 특성을 이용하여 난수 동기 이탈이 발생한 경우에만 재동기를 이루는 방법을 사용하였다. 즉, 각 단위 측정 시간 동안의 HDLC 프레임의 주소 영역 수신률을 측정하여 이것이 역치보다 적은 경우에만 난수 동기 이탈이 발생한 것으로 판단하여 재동기를 이루는 방법을 사용하였다. 적응 재동기 방식은 연속 재동기 방식보다 효율적이며 주기적으로 동기 패턴과 세션 키를 전송하는 것에 따른 문제점을 해결하였다. 제안된 알고리즘을 HDLC 프로토콜을 사용하는 패킷 암호 통신에서 운용되는 동기식 스트림 암호 통신 시스템에 적용하여 시험한 결과, 연속 재동기에 비해 오 복호율 R_e 오 복호된 데이터 비트수 D_e에서 훨씬 향상된 성능을 나타내는 것을 확인하였다.

  • PDF

다중 블록 암호 알고리듬을 지원하는 암호 프로세서 (A Crypto-processor Supporting Multiple Block Cipher Algorithms)

  • 조욱래;김기쁨;배기철;신경욱
    • 한국정보통신학회논문지
    • /
    • 제20권11호
    • /
    • pp.2093-2099
    • /
    • 2016
  • PRESENT, ARIA, AES의 3가지 블록 암호 알고리듬을 지원하는 다중 암호 프로세서 설계에 대해 기술한다. 설계된 암호 칩은 PRmo (PRESENT with mode of operation), AR_AS (ARIA_AES) 그리고 AES-16b 코어로 구성된다. 64-비트 블록암호 PRESENT를 구현하는 PRmo 코어는 80-비트, 128-비트 키 길이와 ECB, CBC, OFB, CTR의 4가지 운영모드를 지원한다. 128-비트, 256-비트 키 길이를 지원하는 AR_AS 코어는 128-비트 블록암호 ARIA와 AES를 자원공유 기법을 적용하여 단일 데이터 패스로 통합 구현되었다. 128-비트 키 길이를 지원하는 AES-16b 코어는 저면적 구현을 위해 16-비트의 데이터패스로 설계되었다. 각 암호 코어는 on-the-fly 키 스케줄러를 포함하고 있으며, 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. FPGA 검증을 통해 설계된 다중 블록 암호 프로세서의 정상 동작을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과, 54,500 GEs (gate equivalents)로 구현이 되었으며, 55 MHz의 클록 주파수로 동작 가능하다.

무선 메쉬 망의 서비스 품질 향상을 위한 확률적 부하 분담 기법 (A Probabilistic Load Balancing Scheme for Improving Service Quality of a Wireless Mesh Network)

  • 박재성;임유진;안상현
    • 정보처리학회논문지C
    • /
    • 제15C권5호
    • /
    • pp.375-382
    • /
    • 2008
  • 무선 메쉬망 (Wireless Mesh Network: WMN)에서 트래픽은 IGW (Internet Gateway)를 통해 유선망과 교환되므로 트래픽은 IGW로 집중되어 병목지점이 된다. 따라서 다수의 채널과 다수의 인터페이스를 이용하여 증대된 WMN의 전체 용량을 다수의 IGW를 통해 균등하게 분산시키는 것은 WMN의 안정적인 운영을 위해 필요하다. 이에 따라 본 논문에서는 무선 메쉬 망의 부하를 다수의 IGW에 분산시켜 망의 안정성과 서비스 품질 향상을 위한 확률적 부하 분담 기법을 제안한다. 제안 기법은 혼잡한 IGW의 부하를 망 내 IGW들의 혼잡 정도에 따라 다수의 IGW에 분산시킨다. 또한 IGW와 거리가 가까울수록 집중되는 트래픽 양은 증가하므로 급격하게 과도한 트래픽이 새로운 IGW에 집중되는 것을 방지하기 위해, 제안기법은 혼잡한 IGW와 인터넷 접속을 위해 이를 사용하고 있는 MR (Mesh Router) 사이의 거리 정보에 따라 접속 IGW의 변경 여부를 결정한다. NS-2를 이용한 모의 실험을 통해 제안기법은 최소 혼잡 IGW를 이용한 기법에 비해 IGW의 혼잡 발생시 이를 해결하기 위한 망 안정화 시간과 망 내 패킷 손실율 측면에서 우수하다는 것을 검증하였다.

IoT 보안 응용을 위한 경량 블록 암호 CLEFIA의 효율적인 하드웨어 구현 (An Efficient Hardware Implementation of Lightweight Block Cipher Algorithm CLEFIA for IoT Security Applications)

  • 배기철;신경욱
    • 한국정보통신학회논문지
    • /
    • 제20권2호
    • /
    • pp.351-358
    • /
    • 2016
  • 경량 블록 암호 알고리즘 CLEFIA의 효율적인 하드웨어 설계에 대하여 기술한다. 설계된 CLEFIA 보안 프로세서는 128/192/256-비트의 세 가지 마스터키 길이를 지원하며, 변형된 GFN(Generalized Feistel Network) 구조를 기반으로 8-비트 데이터 패스로 구현되었다. 라운드키 생성을 위한 중간키 계산용 GFN과 암호 복호 라운드 변환용 GFN을 단일 데이터 프로세싱 블록으로 구현하여 하드웨어 복잡도를 최소화하였다. 본 논문의 GFN 블록은 라운드 변환과 128-비트의 중간 라운드키 계산을 위한 4-브랜치 GFN과 256-비트의 중간 라운드키 계산을 위한 8-브랜치 GFN으로 재구성되어 동작하도록 설계되었다. Verilog HDL로 설계된 CLEFIA 보안 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 최대 112 MHz 클록으로 동작 가능하며, 마스터키 길이에 따라 81.5 ~ 60 Mbps의 성능을 갖는 것으로 평가되었다.

White-Box AES Implementation Revisited

  • Baek, Chung Hun;Cheon, Jung Hee;Hong, Hyunsook
    • Journal of Communications and Networks
    • /
    • 제18권3호
    • /
    • pp.273-287
    • /
    • 2016
  • White-box cryptography presented by Chow et al. is an obfuscation technique for protecting secret keys in software implementations even if an adversary has full access to the implementation of the encryption algorithm and full control over its execution platforms. Despite its practical importance, progress has not been substantial. In fact, it is repeated that as a proposal for a white-box implementation is reported, an attack of lower complexity is soon announced. This is mainly because most cryptanalytic methods target specific implementations, and there is no general attack tool for white-box cryptography. In this paper, we present an analytic toolbox on white-box implementations of the Chow et al.'s style using lookup tables. According to our toolbox, for a substitution-linear transformation cipher on n bits with S-boxes on m bits, the complexity for recovering the $$O\((3n/max(m_Q,m))2^{3max(m_Q,m)}+2min\{(n/m)L^{m+3}2^{2m},\;(n/m)L^32^{3m}+n{\log}L{\cdot}2^{L/2}\}\)$$, where $m_Q$ is the input size of nonlinear encodings,$m_A$ is the minimized block size of linear encodings, and $L=lcm(m_A,m_Q)$. As a result, a white-box implementation in the Chow et al.'s framework has complexity at most $O\(min\{(2^{2m}/m)n^{m+4},\;n{\log}n{\cdot}2^{n/2}\}\)$ which is much less than $2^n$. To overcome this, we introduce an idea that obfuscates two advanced encryption standard (AES)-128 ciphers at once with input/output encoding on 256 bits. To reduce storage, we use a sparse unsplit input encoding. As a result, our white-box AES implementation has up to 110-bit security against our toolbox, close to that of the original cipher. More generally, we may consider a white-box implementation of the t parallel encryption of AES to increase security.

블록 암호를 이용한 안전한 심층 암호 (Secure Steganography Using a Block Cipher)

  • 유정재;김종현;박종혁;양우일;이상진
    • 정보보호학회논문지
    • /
    • 제13권3호
    • /
    • pp.1-15
    • /
    • 2003
  • Cachi $n^{[1]}$ 으로부터 시작된 심층 암호의 안전성에 대한 정의는 Katzenbeisse $r^{[2]}$가 심층 암호의 공격 모델을 기반으로 한 안전성을 논의함으로써 보다 구체화되었으며, 이 후 Hoppe $r^{[3]}$가 계산 이론적인 관점에서 일방향 함수가 존재한다면 안전한 심층 암호도 존재함을 증명하였다. 그러나 실제 구현함에 있어 지금까지의 심층 암호 알고리즘은 앞서 정의된 이론적인 안전성을 고려하지 않고, 데이터의 최하위 비트와 비밀 메시지를 치환해 왔다. 비록 데이터의 최하위 비트가 인간의 감각으로는 인지할 수 없으며 랜덤해 보이기까지 하지만 Westfel$d^{[4]}$ 등이 제안한 시각 및 통계 공격에 의하여 비밀 메시지의 삽입을 탐지해낼 수 있었다. 본 논문에서 우리는 블록 암호의 출력이 랜덤한 점을 이용하여 원본을 최소한으로 변형시키지만 충분한 양의 데이터를 삽입하는 방법을 제안하려고 한다. 실험 결과, 제안하는 알고리즘은 단순 최하위 비트 치환 심층 암호와 대등한 데이터 삽입량를 가지면서도 시각 및 통계 공격에 강인하였다.