• 정보보호학회논문지
• /
• 제9권4호
• /
• pp.71-84
• /
• 1999

암호알고리즘 출력 때문에 대한 난수성 검정은 평문과 암호문 식별에 중요한 역할 을 하고 있다. 따라서 현재 많이 사용되고 있는 나수성 검정 방법들의 비교 및 분석은 필수적이라 할수 있 다. 또한 하 나의 검정방법을 이용하고자 할 때 평문과 암호문을 식별할수 있는 최소한의 데이터 크기 는 실시간 검 정 측면에서 많은 도움을 줄수 있을 것이다. 본 논문에서는 대표적인 몇 개의 난수성 검정 방법들에 대 하여 평문과 암호문 식별에 대한 성공률을 실험을 통하여 분석하고 실험계획법을 이용하여 주어진 표본 크기들 중에서 각 난수성 검정방법에 따른 하나의 최적의 표본크기를 제안한다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.64-72
• /
• 2013

최근 유럽연합의 eSTREAM 공모사업에서 소프트웨어 분야에 선정된 Rabbit 알고리듬은 ISO/IEC 18033-4 기술분야에 추가 선정된 스트림 암호이다. 그러나 Rabbit 알고리듬은 구현된 실제 환경에서 발생할 수 있는 전력분석 공격의 취약성이 발견되고, 실제 가능함이 발표되었다. 본 논문에서는 전력분석 공격에 안전한 Rabbit의 구현을 위해 적합한 랜덤 마스킹 및 연산순서 숨김 기법을 제안한다. 제안한 방어책들은 빠른 수행속도의 장점을 유지하며 24%의 연산시간과 12.3%의 메모리 요구량만이 증가하여 스트림 암호의 방어책으로 적합하다. 8비트 RISC 계열의 AVR 마이크로프로세서(ATmega128L)에 탑재하여 실험한 결과, 전력분석 공격에 안전함을 검증하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권4호
• /
• pp.307-311
• /
• 2004

This paper presents an efficient architecture that optimizes the design of SEED S-box using composite field arithmetic. SEED is the Korean standard 128-bit block cipher algorithm developed by Korea Information Security Agency. The nonlinear function S-box is the most costly operation in terms. of size and power consumption, taking up more than 30% of the entire SEED circuit. Therefore the S-box design can become a crucial factor when implemented in systems where resources are limited such as smart cards. In this paper, we transform elements in $GF(2^8)$ to composite field $GF(((2^2)^2)^2)$ where more efficient computations can be implemented and transform the computed result back to $GF(2^8)$. This technique reduces the S-box portion to 15% and the entire SEED algorithm can be implemented at 8,700 gates using Samsung smart card CMOS technology.

• 인터넷정보학회논문지
• /
• 제7권1호
• /
• pp.49-57
• /
• 2006

본 논문에서는 128-bit 블록암호인 SEED 알고리즘을 하드웨어로 구현하는데 있어서 면적을 줄이고 연산속도를 증가시키는 회로구조에 대하여 논하였고 설계결과를 기술하였다. 연산속도를 증가시키기 위해 pipelined systolic array 구조를 사용하였으며, 입출력회로에 어떤 버퍼도 사용하지 않는 간단한 구조이다. 이 회로는 10 MHz 클럭을 사용하여 최대 320 Mbps의 암호화속도를 달성할 수 있다. 회로설계는 VHDL 코딩방식으로 수행하였으며, 50,000 gates 급의 FPGA에 구현하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.339-342
• /
• 2000

This paper presented a FPGA design of SEED, which is the Korea standard 128-bit block cipher. In this work, SEED was designed technology- independently for other applications such as ASIC or core-based designs. Hence in case of changing the target of design, it is not necessary to modify design or need only minor modification to reuse the design. Since SEED algorithm requires a lot of hardware resources, each unit was designed only once and used sequentially. So, the number of gates was minimized and SEED algorithm was fitted in FPGA without additional components. It was confirmed that the rate of resource usage is about 80% in ALTERA 10KE and the SEED design operates in a clock frequency of 131.57 MHz and an encryption rate of 29 Mbps.

• 정보처리학회논문지C
• /
• 제8C권3호
• /
• pp.277-286
• /
• 2001

본 논문에서는 미국 국립표준기술연구소 차세대 표준 암호 알고리듬으로 선정한 Rijndael 암호 알고리듬과 안정성과 성능에서 인정을 받은 Twofish 암호 알고리듬을 ALTERA FPGA를 사용하여 하드웨어로 구현한다. 두가지 알고리듬에 대해 키스케쥴링과 인터페이스를 하드웨어에 포함시켜 구현한다. 알고리듬의 효율적인 동작을 위해 키스케쥴링을 포함하면서도 구현된 회로의 크기가 크게 증가하지 않으며, 데이터의 암호/복호화 처리 속도가 향상됨을 알 수 있다. 주어진 128-비트 대칭키에 대하여, 구현된 Rijndael 암호 알고리듬은 11개의 클럭 만에 키스케쥴링을 완료하며, 구현된 Twofish 암호 알고리듬은 21개의 클럭 만에 키스케쥴링을 완료한다. 128-비트 입력 데이터가 주어졌을 때, Rijndael의 경우, 10개의 클럭 만에 주어진 데이터의 암호/복호화를 수행하고, Twofish는 16개의 클럭 만에 암호/복호화를 수행한다. 또한, Rijndael은 336.8Mbps의 데이터 처리속도를 보이고, Twofish는 121.2Mbps의 성능을 보임을 알 수 있다.

• Current Optics and Photonics
• /
• 제5권2호
• /
• pp.155-163
• /
• 2021

We propose a novel optical encryption scheme for cipher-feedback-block (CFB) mode, capable of encrypting two-dimensional (2D) page data with the use of two-step phase-shifting digital interferometry utilizing orthogonal polarization, in which the CFB algorithm is modified into an optical method to enhance security. The encryption is performed in the Fourier domain to record interferograms on charge-coupled devices (CCD)s with 256 quantized gray levels. A page of plaintext is encrypted into digital interferograms of ciphertexts, which are transmitted over a digital information network and then can be decrypted by digital computation according to the given CFB algorithm. The encryption key used in the decryption procedure and the plaintext are reconstructed by dual phase-shifting interferometry, providing high security in the cryptosystem. Also, each plaintext is sequentially encrypted using different encryption keys. The random-phase mask attached to the plaintext provides resistance against possible attacks. The feasibility and reliability of the proposed CFB method are verified and analyzed with numerical simulations.

• 정보처리학회논문지C
• /
• 제18C권5호
• /
• pp.287-292
• /
• 2011

DES 확장키를 이용하여 가변 P box를 생성하고 이용하는 블록암호를 제안하였다. 매 라운드마다 가변 P box를 구현할 때 효율적으로 실행 할 수 있는 방안도 제시하였다. 차분 공격과 선형 공격에 관한 반례를 제시함으로 제안된 알고리즘이 기존의 두 공격으로부터 안전함을 보였다. 제안된 알고리즘과 3중 DES(3DES)에서 사용되는 실 키 길이 비교는 전수공격 측면에서 제안된 알고리즘이 3DES보다 더 안전함을 보인다. 3DES와 제안된 알고리즘의 컴퓨터 실험 결과 암호처리 속도측면에서 제안된 알고리즘이 3DES보다 3배정도 빠름을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.401-403
• /
• 2015

128비트 블록암호 알고리듬 LEA(Lightweight Encryption Algorithm)의 효율적인 하드웨어 설계에 대해 기술한다. 저전력, 저면적 구현을 위해 라운드블록과 키 스케줄러의 암호화와 복호화 연산의 하드웨어 자원이 공유되도록 설계하였다. 키 스케줄러 레지스터의 구조를 개선하여 키 스케줄링에 소요되는 클록 사이클 수를 감소시켰으며, 이를 통해 암호화/복호화 성능을 향상시켰다. 설계된 LEA 프로세서는 FPGA 합성결과, 2,364 슬라이스로 구현되었으며, 113 MHz로 동작하여 128/192/256비트 마스터키 길이에 대해 각각 181/162/109 Mbps의 성능을 갖는 것으로 평가되었다.

• 전기학회논문지
• /
• 제64권10호
• /
• pp.1460-1468
• /
• 2015

As the number of IoT service increases, the interest of lightweight block cipher algorithm, which consists of simple operations with low-power and high speed, is growing. LEA(Leightweight Encryption Algorithm) is recently adopted as one of lightweight encryption standards in Korea. In this paper a pipeline LEA architecture is proposed to process large amounts of data with high throughput. The proposed pipeline LEA can communicate with external modules in the 32-bit I/O interface. It consists of input, output and encryption pipeline stages which take 4 cycles using a muti-cycle pipeline technique. The experimental results showed that the proposed pipeline LEA achieved more than 7.5 Gbps even though the key length was varied. Compared with the previous high speed LEA in accordance with key length of 128, 192, and 256 bits, the throughput of the pipeline LEA was improved 6.45, 7.52, and 8.6 times. Also the throughput per area was improved 2, 1.82, and 2.1 times better than the previous one.