• 제목/요약/키워드: Central Queue

검색결과 19건 처리시간 0.019초

A Dynamical Hybrid CAC Scheme and Its Performance Analysis for Mobile Cellular Network with Multi-Service

  • Li, Jiping;Wu, Shixun;Liu, Shouyin
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제6권6호
    • /
    • pp.1522-1545
    • /
    • 2012
  • Call admission control (CAC) plays an important role in mobile cellular network to guarantee the quality of service (QoS). In this paper, a dynamic hybrid CAC scheme with integrated cutoff priority and handoff queue for mobile cellular network is proposed and some performance metrics are derived. The unique characteristic of the proposed CAC scheme is that it can support any number of service types and that the cutoff thresholds for handoff calls are dynamically adjusted according to the number of service types and service priority index. Moreover, timeouts of handoff calls in queues are also considered in our scheme. By modeling the proposed CAC scheme with a one-dimensional Markov chain (1DMC), some performance metrics are derived, which include new call blocking probability ($P_{nb}$), forced termination probability (PF), average queue length, average waiting time in queue, offered traffic utilization, wireless channel utilization and system performance which is defined as the ratio of channel utilization to Grade of Service (GoS) cost function. In order to validate the correctness of the derived analytical performance metrics, simulation is performed. It is shown that simulation results match closely with the derived analytic results in terms of $P_{nb}$ and PF. And then, to show the advantage of 1DMC modeling for the performance analysis of our proposed CAC scheme, the computing complexity of multi-dimensional Markov chain (MDMC) modeling in performance analysis is analyzed in detail. It is indicated that state-space cardinality, which reflects the computing complexity of MDMC, increases exponentially with the number of service types and total channels in a cell. However, the state-space cardinality of our 1DMC model for performance analysis is unrelated to the number of service types and is determined by total number of channels and queue capacity of the highest priority service in a cell. At last, the performance comparison between our CAC scheme and Mahmoud ASH's scheme is carried out. The results show that our CAC scheme performs well to some extend.

Performance Improvement of Web Service Based on GPGPU and Task Queue

  • Kim, Changsu;Kim, Kyunghwan;Jung, Hoekyung
    • Journal of information and communication convergence engineering
    • /
    • 제19권4호
    • /
    • pp.257-262
    • /
    • 2021
  • Providing web services to users has become expensive in recent times. For better web services, a web server is provided with high-performance technology. To achieve great web service experiences, tools such as general-purpose graphics processing units (GPGPUs), artificial intelligence, high-performance computing, and three-dimensional simulation are widely used. However, graphics processing units (GPUs) are used in high-speed operations and have limited general applications. In this study, we developed a task queue in a GPU to improve the performance of a web service using a multiprocessor and studied how to receive and process user requests in bulk. We propose the use of a GPGPU-based task queue to process user requests more than GPGPU based a central processing unit thread, and to process more GPU threads on task queue at about 136% to 233%, and proved that the proposed method is effective for web service.

중재 지연 내성을 가지는 입력 큐 스위치의 다중 큐 관리기 구조 (Architecture of Multiple-Queue Manager for Input-Queued Switch Tolerating Arbitration Latency)

  • 정갑중;이범철
    • 한국통신학회논문지
    • /
    • 제26권12C호
    • /
    • pp.261-267
    • /
    • 2001
  • 본 논문은 입력 버퍼와 중앙 중재기 사이에 중재 정보 전달 지연을 갖는 고속 셀/패킷 스위치에 적용된 다중 입력 큐 관리기의 구조 및 Chip 설계 기법을 제안한다. 제안된 다중 입력 큐 관리기의 구조는 wire-speed 셀/패킷 라우팅을 지원하고 입력 버퍼와 중앙 중재기 사이의 중재 정보 전송 지연에 대한 내성을 지원한다. 고속 쉬프터를 사용한 새로운 요청 신호 관리 방법을 사용하여 중재 정보 전송 지연에 대처하며 그로 인한 전체 스위치의 성능 향상을 제공한다. 제안된 다중 입력 큐 관리기는 FPGA Chip을 이용하여 구현되었으며 포트 당 OC-48c 속도를 지원한다. 본 다중 입력 큐 관리기를 이용하여 16$\times$16 스위치 크기와 입력 포트 당 128 셀 공유 버퍼를 가지는 입력 큐 스위치 시스템에서 최대 98.6%의 성능을 가지는 400bps의 스위치 시스템을 개발하였다.

  • PDF

확산 Markov 프로세스 모델을 이용한 Queueing System 기반 지능 부하관리에 관한 연구 (A Study on the Intelligent Load Management System Based on Queue with Diffusion Markov Process Model)

  • 김경동;김석현;이승철
    • 전기학회논문지
    • /
    • 제58권5호
    • /
    • pp.891-897
    • /
    • 2009
  • This paper presents a novel load management technique that can lower the peak demand caused by package airconditioner loads in large apartment complex. An intelligent hierarchical load management system composed of a Central Intelligent Management System(CIMS) and multiple Local Intelligent Management Systems(LIMS) is proposed to implement the proposed technique. Once the required amount of the power reduction is set, CIMS issues tokens, which can be used by each LIMS as a right to turn on the airconditioner. CIMS creates and maintains a queue for fair and proper allocation of the tokens among the LIMS requesting tokens. By adjusting the number tokens and queue management policies, desired power reduction can be achieved smoothly. The Markov Birth and Death process and the Balance Equations utilizing the Diffusion Model are employed for evaluation of queue performances during transient periods until the static balances among the states are achieved. The proposed technique is tested using a summer load data of a large apartment complex and give promising results demonstrating the usability in load management while minimizing the customer inconveniences.

국제전자결제시스템으로서 CHIPS에 관한 연구 -Fedwire와 비교하여- (A Study on the CHIPS in the Cross-Border Payment System - Compared with Fedwire -)

  • 이병렬;이천우
    • 통상정보연구
    • /
    • 제8권4호
    • /
    • pp.71-88
    • /
    • 2006
  • This article want to discuss on comparative research between CHIPS and Fedwire as the cross-border payment systems which America have and use at present. CHIPS is a New York-based automated private-sector clearing facility for large-dollar transfers. It is a central switch communication and settlement system whose 53 participating banks exchange same-day payment messages over dedicated communication lines linking each one to the CHIPS central computer. On January 22, 2001, CHIPS introduced immediate finality for payment released from the CHIPS queue. Unlike the Fedwire system, The CHIPS system is not a real-time gross settlement system. Instead, CHIPS is hybrid system that uses a computer program to select payment order in a queue for release to the receiving bank. CHIPS are governed by CHIPS Rules and Administrative Procedures. Fedwire system is a nationwide electronic fund-transfer system facilitating same-day transfers throughout the United States. It is a gross settlement system providing immediate credit to the receiving bank's master account. Communicating between a Federal Reserve Bank and Fedwire users can be either on-line or off-line. Fedwire transfers are governed by Subpart B of Regulation J, issued by the Federal Reserve Board, which incorporates U.C.C. Article 4A but preempts or supersedes any of its inconsistent provisions.

  • PDF

고속 병렬 패킷 여과를 위한 효율적인 단일버퍼 관리 방안 (An Efficient Central Queue Management Algorithm for High-speed Parallel Packet Filtering)

  • 임강빈;박준구;최경희;정기현
    • 대한전자공학회논문지TC
    • /
    • 제41권7호
    • /
    • pp.63-73
    • /
    • 2004
  • 본 논문은 고속의 병렬 패킷 여과를 위한 다중프로세서 시스템이 가지는 단일 버퍼에서 단일 버퍼의 판독을 위한 다중프로세서 간의 경합을 중재하기 위한 효율적인 단일 버퍼 관리 방안을 제안하고 이를 실제의 다중 프로세서 시스템에 적용하여 실험함으로써 제안한 방안이 납득할 만한 성능을 제공함을 증명하였다. 병렬 패킷 여과시스템으로는 처리의 고속화를 위하여 패킷 여과규칙을 다중의 프로세서에 걸쳐 분산 처리하는 경우를 모델로 정하였다. 실제의 실험은 다중 프로세서를 가지는 네트워크 프로세서에서 이루어졌으며 100Mbps 의 통신망을 배경으로 하였다. 제안한 방안의 성능을 고찰하기 위하여 프로세서 수의 변화 및 여과 규칙의 처리 시간의 변화 등에 따르는 실제 패킷 전송률을 측정하였다.

큐잉모델에 기초한 자율 지능 부하 관리 시스템 연구 (A Study of Autonomous Intelligent Load Management System Based on Queueing Model)

  • 이승철;홍창호;김경동;이인용;박찬엄
    • 조명전기설비학회논문지
    • /
    • 제22권2호
    • /
    • pp.134-141
    • /
    • 2008
  • 본 논문은 전력회사와 수용가가 실시간으로 상호 협력하면서 효율적으로 여름철 냉방부하를 관리하여 첨두부하를 저감하기 위한 기법에 대하여 기술한다. 전력회사가 필요 관리량을 수용가 측에 요청하면 부하관리 요청을 받은 수용가, 예를 들면 대규모 아파트 단지의 중앙 지능관리 서버(Central Intelligent Management Server: CIMS)가 자율적인 관리를 통하여 요구받은 관리전력 이내로 부하율을 조정하도록 한다. 부하율을 관리하기 위한 수단으로CIMS는 필요 관리 부하전력에 따라 냉방기를 가동할 수 있는 권리에 해당하는 적정 수의 토큰(Token)을 발행하고 각 세대내의 냉방기를 제어할 수 있는 다수의 로컬 지능관리 서버(Local Intelligent Management Server: LIMS)들이 각 집안의 상황에 따라 냉방기를 가동하기 원할 경우에 전체 관리 서버에게 냉방기를 가동할 수 있는 권리에 해당하는 토큰을 요청하도록 한다. CIMS는 LIMS들의 토큰 요청을 관리하기 위한 큐(Queue)를 구성하여 관리하고 토큰을 요구한 각 LIMS들은 토큰을 할당받는 대로 자신이 담당하는 세대내의 냉방기를 가동하고 일정조건이 만족되면 자율 또는 타율로 토큰을 반납하여 큐에서 기다리는 다른 LIMS들에게도 토큰이 할당될 수 있도록 한다. 큐 운영 정책에 다양한 냉방기 운용 환경 정보를 반영하고 CIMS와 LIMS간에 원만한 상호 협력을 위하여 지능형 멀티 에이전트(Multi-Agent) 시스템으로 구성하고 이들을 계층구조의 네트워크로 연결하였다. 제안하는 기법을 서울의 한 아파트단지의 여름철 전력수요 데이터를 예로 하여 예상되는 대기 시간과 지원 받을 수 있는 전력요금 규모를 산정해 보았으며, 비교적 적은 수용가의 불편으로 큰 부하관리 효과를 얻을 수 있는 것을 알 수 있었다.

이동통신망 관리용 운용시스템 설계에 관한 연구 (A Study on the design of operations system for managing the mobile communication network)

  • 하기종
    • 한국시뮬레이션학회논문지
    • /
    • 제6권2호
    • /
    • pp.71-79
    • /
    • 1997
  • In this paper, operations system was designed for the centralization of data processing of various state information from the facilities of mobile communication network. And the system performance experimental system module was measured and analyzed from the designed experimental system module. The configuration of system design was presented with the centralized type to monite and control the facilities of mobile communication network in the central office. The communication process design of the internal system was implemented with the resource of message queue having a excellent transmission ability for processing of a great quantity of information in the inter-process communication among communication resources of UNIX system. The process with a server function from the internal communication processes was constructed with a single server or a double server according to the quantity of operations and implemented with the policy of the presented server. And then, we have measured performance elements in accordance with the change of input parameters from the designed experimental module : response time, waiting time, buffer length, the maximum quantity existing in message queue. And from these results, we have compared and analyzed the system state each server algorithm according to performance variations.

  • PDF

A Simulation Study on Queueing Delay Performance of Slotted ALOHA under Time-Correlated Channels

  • Yoora Kim
    • International Journal of Internet, Broadcasting and Communication
    • /
    • 제15권3호
    • /
    • pp.43-51
    • /
    • 2023
  • Slotted ALOHA (S-ALOHA) is a classical medium access control protocol widely used in multiple access communication networks, supporting distributed random access without the need for a central controller. Although stability and delay have been extensively studied in existing works, most of these studies have assumed ideal channel conditions or independent fading, and the impact of time-correlated wireless channels has been less addressed. In this paper, we investigate the queueing delay performance in S-ALOHA networks under time-correlated channel conditions by utilizing a Gilbert-Elliott model. Through simulation studies, we demonstrate how temporal correlation in the wireless channel affects the queueing delay performance. We find that stronger temporal correlation leads to increased variability in queue length, a larger probability of having queue overflows, and higher congestion levels in the S-ALOHA network. Consequently, there is an increase in the average queueing delay, even under a light traffic load. With these findings, we provide valuable insights into the queueing delay performance of S-ALOHA networks, supplementing the existing understanding of delay in S-ALOHA networks.

중앙 큐 기반의 루프 스케쥴링 기법의 설계 및 구현 (Design and Implementation of the Central Queue Based Loop Scheduling Method)

  • 김현철;김효철;유기영
    • 전자공학회논문지CI
    • /
    • 제38권5호
    • /
    • pp.16-26
    • /
    • 2001
  • 본 논문에서는 루프의 반복들간에 종속 관계가 존재하는 루프의 효율적 수행을 위한 중앙 큐 기반의 새로운 할당 기법 CDSS(Carreid-Dependence Self Scheduling)를 제안하며, 이를 공유 메모리 환경에서 Java 언어로 구현하였다. 또한, 중앙 작업 큐 기반의 병렬 루프를 위한 셀프 스케쥴링(self-scheduling) 기법들을 루프 캐리 종속성(loop-carried dependence)을 가진 루프의 할당에 적용하기 위한 그들의 변형에 대해 알아본다. 제안된 기법은 종속 거리에 따른 동기화 시점을 고려하여 루프를 세 단계별로 할당하는 셀프 스케쥴링 기법이다. 단일처리기 시스템을 포함한 여러 플랫폼에 적용하기 위해 제안된 방법과 변형된 기법들을 스레드 레벨로 구현하였다. 응용 프로그램과 시스템 파라메터 값을 다양하게 하여 변형된 기법들과 비교 분석한 결과, 제안된 기법은 변형된 다른 기법들에 비해 스케쥴링 오버헤드를 포함한 전체 루프의 수행 시간을 줄여 효율적이다. 변형된 SS, Factoring, GSS, CSS에 대해 각각 0.02, 40.5, 46.1, 53.6%의 성능 향상을 보였다. 그리고, CDSS 기법으로 다양한 응용 프로그램에 대해 종속 거리에 해당하는 적은 수의 스레드를 사용하여 최대의 성능을 얻을 수 있다.

  • PDF