• ETRI Journal
• /
• 제28권3호
• /
• pp.275-281
• /
• 2006

A very simple and efficient scheme for jitter reduction is proposed for a carrier frequency recovery loop using phase differential frequency estimation, which estimates the current frequency offset based on the difference of the average phases of two successive intervals. Analytical and numerical results presented in this paper show that by simply overlapping the observation intervals by half for frequency offset estimations, both the steady-state and transient performances can be improved. The proposed scheme does not require any additional hardware circuitry, but results in improved performance even with reduced complexity.

• 한국통신학회논문지
• /
• 제34권10A호
• /
• pp.807-813
• /
• 2009

위성 트랜스폰더는 상향 링크 신호를 복원하여 신호처리를 수행 하고, 하향 링크를 통해 지상국으로 전송하기 위한 통신 시스템이다. 이때 고속 비행에 의해 발생하는 도플러 주파수 편이로 인한 주파수 추적 및 동기시스템이 필요하며, 이를 위해 아날로그 트랜스폰더 방식으로는 PLL (Phase Locked Loop)을 사용하여 수신시스템의 반송파 복원을 획득한다. 이러한 방식은 위성의 기능에 따라 PLL구조 및 Loop필터의 구조와 설계방식의 변경을 필요로 한다. 본 논문에서는 이러한 아날로그 트랜스폰더를 대체할 수 있는 디지털 방식의 반송파 복원방안을 제안하였다. 이러한 방식은 근거리통신 위성이나 심 우주용 통신 위성의 특성에 따른 회로설계 변경 없이 동일한 하드웨어 플랫폼에 소프트웨어 변경으로 최적의 동기화를 구현할 수 있다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제51권2호
• /
• pp.78-85
• /
• 2002

We introduce a rotational decision-directed joint algorithm of blind equalization coupled with carrier recovery for 32-QAM demodulation with high symbol rate. The proposed carrier recovery, which we call a rotational decision-directed carrier recovery(RDDCR), removes the residual phase difference by rotating the decision boundary for the kth received symbol by the frequency detector output of the (k-1)th received symbol. Since the RDDCR includes the function of PLL loop filter by rotating the decision boundary, it gives a simpler demodulator structure. The rotational decision-directed blind equalization(RDDBE) with the rotated decision boundary based on the Stop-and-Go Algorithm(SGA) operated during tracking the frequency offset by the RDDCR and removes intersymbol interference due to multipaths and channel noise. Test results show that symbol error rate of $10^{-3}$ is obtained before the forward error correction when SNR equals 15dB with 150KHz of carrier frequency offset and two multipaths, which is the channel condition for 32-QAM receiver.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1993년도 추계종합학술발표회 논문집
• /
• pp.570-574
• /
• 1993

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.226-230
• /
• 2000

본 논문에서는 CPLD 칩을 이용하여 QPSK 복조기를 구현하고, 그 결과를 검토하였다. 복조기는 비트 동기를 포착하는 STR(Symbol Timing Recovery) loop와 반송파 동기를 포착하는 CPR(Carrier Phase Recovery) loop로 구성된다 STR loop는 DD-Gardner 방식을, CPR loop는 빠른 반송파 포착을 위하여 Decision-Directed 동기화 방식을 이용하여 구현한 결과를 제시하였다. Altera사의 Design Compiler를 이용하여 FLEX10K 칩에 합성한 QPSK 복조기의 속도는 약 2 (Mbps)의 전송속도를 가지며, ASIC으로 구현시에는 CPLD 속도의 5-6배 이상의 고속화가 가능하다.

• 한국통신학회논문지
• /
• 제21권7호
• /
• pp.1777-1786
• /
• 1996

This paper describes theories and implementation techniques of a digital high-definition television(HDTV) modem based on 32-QAM for terrestrial broadcasting. We proposed a digital demodulation scheme and a symbol timing recovery structure based on the band edge component maximization(BECM) method. The adaptive equalizer has 256 complex taps to remove the multipath of delays ranging from -2.mu.s~+24.mu.s with a new T/2-spaced blind equalization algorithm. computer simulation results reveal that the proposed algorithm outperforms other conventional blind equalization algorithm a digital HDTV modem with 4.91MHz symobol rate is implemented by utilizing the proposed algorithms. All processings for modem operations such as demodulation, estimation of symbol timing phase error, adaptive equalization, and carrier recovery except IF signal processing and sampling phase control part of the AD converter are done in digital domain. Especially, the carrier recovery loop can track a carrier offset of upto .+-.350KHz.

• 한국통신학회논문지
• /
• 제22권8호
• /
• pp.1774-1781
• /
• 1997

본 논문은 잔류 측대파(vestigial sideband; VSB) 변조를 이용한 CATV 및 HDTV에서 주파수 및 위상 동기 루프 (frequency & phase lock loop; FPLL)의 완전 디지털 구현을 위한 알고리듬과 하드웨어 구조를 제안한다. 미국의 대연합(Grand-Alliance)에서 제안된 VSB 변조를 위한 CATV 및 HDTV 수신기는 아날로그 신호처리를 통하여 반송파 복구를 수행한다. 그러므로 향후 단열 칩 ASIC 개발에 상당한 부담을 주는 구조이다. 본 논문에서는 VSB 변조 방식의 이러한 문제점을 해결하기 위하여 수신된 신호를 기저 대역 근처의 IF 신호로 떨어뜨린 후 아날로그-디지털(AD) 변환을 통하여 모든 신호처리를 디지털 영역에서 할 수 있는 FPLL 구조를 제안한다. 제안된 시스템은 주파수 풀-인(pull-in) 영역이 -200KHz- +250KHz 정도의 우수한 성능을 보여준다. 그리고 위상 잡음의 영향을 최소화 하면서 빠른 포착 성능을 유지하기 위하여 루프 필터의 대역폭을 적응적으로 가변하는 특징을 가진다.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.737-746
• /
• 1996

In this paper, we present simulation result of quantization effects about a new Angular From Carrier Recovery Loop(AF CR loop) for PSK modulation technique. AF CR loop includes detected angle symbol and Multi Level hardimiter. In general, detected angle is used in dtermining symbol. Because detected angle is used to make an error signal of phase detector output, hardware implementation of AF CR loop is simpler than that of other loops. Before hardware implementation of AF CR loop, the result due to quantization effect should be investigated. In order to confirm quntization effect of AF CR loop, we evaluate performance of this loop by Monte-Carlosimulation method. Under both in the AWGN and Jake's fading noise channel environments, we confirmed the characteristics of AF CR loop in terms of RMS jitter due to quntization effect. Differential APSK modulation schemeis used in this paper. Especially, Jake's fading channel is used as a channel model and also AGC(Automatic Gain Control) is used in the overall process of performance evaluation. We obtained the resonable result of quantization effect about AF CR loop. With the result of performanceevaluation based on quantization effects, we can expect to operate AF CRloop under the fading channel environments reasonably well.

• 한국통신학회논문지
• /
• 제24권7A호
• /
• pp.1028-1035
• /
• 1999

burst-mode TDMA 시스템에 사용되는 모뎀에서는, 데이터 전송효율을 증가시키면서 동시에 만족할만한 BER 성능을 얻기 위해서, 반송파 포착(acquisition)성능 및 추적(tracking)성능이 우수하여야 한다. 본 논문에서는 이를 위한 새로운 결정지향 반송파 복원(decision-directed carrier recovery) 알고리즘을 제안하였다. 제안한 방식은 PLL(Phase Locked Loop)을 사용하지 않기 때문에 빠른 반송파 포착이 가능하며, 가우시안 잡음이 부과된 입력신호를 수신단 전단에서 억압하는 사전 필터링(pre-filtering) 방식을 적용함으로 반송파 추적성능이 우수하다. 시뮬레이션을 통하여 제안한 방식의 BER 성능 및 포착 성능을 고찰해본 결과, 수신부에서 비교적 정확한 국부 발진기(local oscillator)를 채용하는 경우에는 기존의 방식에 비해 특히 BER 성능이 우수하였다. 이는 기존의 방식과는 달리 제안한 방식에서는 low SNR 환경에서도 cycle slip이 거의 발생하지 않는 장점이 있기 때문이다.

• Transactions on Electrical and Electronic Materials
• /
• 제11권1호
• /
• pp.20-23
• /
• 2010

The analog front end (AFE) of a radio frequency identification transponder using the ISO 14443 type A standard with a 100% amplitude shift keying (ASK) modulation is proposed in this paper and verified by circuit simulations and measurements. This AFE circuit, using a 13.56 MHz carrier frequency, consists of a rectifier, a modulator, a demodulator, a regulator, a power on reset, and a dynamically enabled digital phase locked loop (DPLL). The DPLL, with a charge pump enable circuit, was used to recover the clock of a 100% modulated ASK signal during the pause period. A high voltage lateral double diffused metal-oxide semiconductor transistor was used to protect the rectifier and the clock recovery circuit from high voltages. The proposed AFE was fabricated using the $0.18\;{\mu}m$ standard CMOS process, with an AFE core size of $350\;{\mu}m\;{\times}\;230\;{\mu}m$. The measurement results show that the DPLL, using a demodulator output signal, generates a constant 1.695 MHz clock during the pause period of the 100% ASK signal.