• 정보처리학회논문지A
• /
• 제19A권3호
• /
• pp.139-146
• /
• 2012

서버 클러스터 환경에서 에너지 절약을 위한 방법 중 하나는 서버의 전원을 트래픽 상황에 맞게 제어하는 전원 제어 기술이다. 이는 현재 데이터 센터의 전체 에너지 사용량과 각 서버의 에너지 사용량을 파악하여 적절하게 ON/OFF 상태로 관리하는 기술이다. 이를 위해서 각 서버의 전력을 효과적으로 추정하는 방식이 필요한데, 본 논문에서는 비용 면과 에너지 면에서 효율적인 소프트웨어 방식의 추정 모델을 사용하여 전력을 추정한다. 또한 기존의 전력 추정 모델은 CPU의 유휴(idle) 사용량만을 사용함으로써 현재 서버의 세부적인 CPU 상태나 I/O 장치의 사용량을 정확히 파악하지 못하고, 이는 해당 서버의 전력을 효과적으로 추정하지 못하는 단점으로 이어진다. 본 논문에서는 CPU의 다양한 상태 필드를 활용하여 서버의 CPU 및 시스템의 전반적인 상태를 보다 정확히 파악하고, 이에 따라 서버의 전력을 기존의 두 소비전력 추정 모델(CPU/디스크/메모리 기반의 전력 소비 추정 모델 및 CPU 유휴값 기반의 전력 소비 추정 모델)보다 정확히 측정하는 CPU 필드(field) 기반의 전력 추정 모델을 제안한다. 2대의 서버를 사용하여 실험을 수행하였으며, 전력계를 통해 측정한 실제 전력과 각 추정 모델의 추정 값을 비교하여 평균 오차율을 계산하였다. 실험 결과 기존 소비전력 추정 모델이 평균 8-15%대의 오차율을 보이는 반면, 본 논문에서 제안하는 서버 전력 추정 모델은 2%대의 오차율을 보여 주었다.

• 스마트미디어저널
• /
• 제8권3호
• /
• pp.41-46
• /
• 2019

가상 환경 시스템의 대표적인 응용인 MMORPG에서는 아주 많은 사용자들이 더욱 현실적인 환경에서 게임하기를 원하고 있다. 하지만 많은 사용자에게 가상 환경을 서비스하면서 응답 지연이 없는 Seamless한 환경을 제공하는 것은 매우 어렵다. 하나의 서버가 아닌 여러 대의 서버로 실제 환경을 구성해야 하고 사용자가 특정 지역으로 이동할 때 실제 서버에서 데이터를 공유해야 하는 상황이 발생하기 때문이다. 이때 사용자는 서버 간 정보 동기화 과정에서 응답 지연을 경험하게 되고 이러한 상황은 가상 환경의 현실감을 떨어뜨린다. 이러한 문제를 해결하기 위해서는 서버 간 정보 동기화 과정에서 발생하는 응답 지연을 최소화해야 한다. 본 논문에서는 가상 환경에 대한 정보를 제공하는 필드 서버 간의 효율적인 정보 동기화 및 필드 서버와 PC(Player Character) 간의 응답 지연 최소화를 위한 마이그레이션 에이전트를 제안하고 클라우드 컴퓨팅 네트워크에서 구현하였다. 제안한 시스템은 PC의 수가 70,000 ~ 90,000인 구간에서 기존 시스템보다 필드 서버의 CPU 이용률이 6 ~ 13% 증가하였고 응답 시간은 5 ~ 10초 감소하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.93-93
• /
• 2000

In this study, physical and data link layer protocols of FOUNDATION Fieldbus are implemented. INTEL386EX and 80196KC are used fer the CPU of PC interface board and sensor interface module, respectively The physical layer protocol of FOUNDATION Fieldbus is developed by using FB3050 chip, the fieldbus communication controller ASIC. The data Link layer protocol of FOUNDATION Fieldbus is implemented by software.

• 제어로봇시스템학회논문지
• /
• 제10권4호
• /
• pp.371-376
• /
• 2004

Distributed Network Protocol Version 3.0 (DNP3.0) is the communication protocol developed for the interoperability between a RTU and a central control station of SCADA in the power utility industry. In this paper DNP3.0 is implemented by using HDL with FPGA and C program on Hitachi H8/532 processor. DNP3.0 is implemented from physical layer to network layer in hardware level to reduce the computing load on a CPU. Finally, the ASIC for DNP3.0 has been manufactured from Hynix Semiconductor. The commercial feasibility of the hardware through the communication test with ASE2000 and DNP Master Simulator is performed. The developed protocol becomes one of IP, and can be used to implement SoC for the terminal device in SCADA systems. Also, the result can be applicable to various industrial controllers because it is implemented in HDL.

• 제어로봇시스템학회논문지
• /
• 제6권7호
• /
• pp.594-601
• /
• 2000

EIA-709.1 Control Network Protocol is the basic protocol of LonWorks systems that is emerg-ing as a fieldbus device. In this paper the protocol is implemented by using VHDL with FPGA and C program on an Intel 8051 processor. The protocol from the physical layer to the network layer of EIA-709.1 is im-plemented in a hardware level,. So it decreases the load of the CPU for implementing the protocol. We verify the commercial feasibility of the hardware through the communication test with Neuron Chip. based on EIA-709.1 protocol which is used in industrial fields. The developed protocol based on FPGA becomes one of IP can be applicable to various industrial field because it is implemented by VHDL.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 추계학술발표대회
• /
• pp.680-683
• /
• 2013

방화벽, 백신, IPS, 취약점 점검 시스템 등 중요 시스템의 보안을 위해 다수의 소프트웨어들이 운용되고 있다. 그 중 취약점 점검 시스템은 중요 서버의 보안 취약점을 점검하여 사전에 보안 위협을 예방한다는 측면에서 중요하다. 그러나 서버의 취약점을 점검해주는 소프트웨어 자체에 취약점이 존재한다면 취약점 보완을 위해 도입한 시스템이 취약점을 내포하고 있는 모순된 상황을 발생시킨다. 본 논문에서는 취약점 점검 시스템의 매니저와 에이전트의 점검 패킷을 분석하여 데이터 필드에 임의의 값을 주입하는 SPIKE 기반의 퍼즈 테스팅 기법으로 매니저와 에이전트 모두에서 DoS(Denial of Service) 취약점을 발견하였다. 해당 취약점은 다수의 SQL 세션을 생성하고 시스템의 CPU 점유율을 100%로 높여 시스템의 다른 서비스조차 이용할 수 없는 상태를 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권4호
• /
• pp.97-103
• /
• 2020

무선 센서 네트워크는 인간의 개입 없이 다양한 환경에서 센싱 데이터를 수집하고 분석한다. 센서 네트워크는 초기에 설치된 라우팅 프로토콜들에 따라 네트워크 수명이 변경된다. 게다가, 네트워크가 운영 중에 라우팅 경로를 변경하기 위해 센서들은 많은 에너지를 소모해야 한다. 센서 네트워크를 실제 필드에 구축하기 전에 시뮬레이션을 통해 성능 측정하는 것은 중요하다. 본 논문은 DEVS 커널 모델들을 사용하여 저전력 적응형 클러스터링 계층 프로토콜을 위한 WSN 모델을 제안한다. 제안 모델은 커널 모델인 브로드캐스트 모델과 컨트롤드 모델로 구현된다. 실험 결과, 컨트롤드 기반의 WSN 모델은 데이터 전송 부분에서는 효율적이지만, 컨트롤드 모델에서 특정 모델을 선택하기 위해 CPU 사용량이 높은 것을 확인했다.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.87-92
• /
• 2018

보통의 CPU 처럼 명령어 기반으로 정규표현식 패턴 매칭을 수행하는 정규표현식 프로세서가 최근에 연구되었다. 이들 중 REMPc만이 문자 클래스 처리를 위한 기능을 제공한다. 본 논문에서는 정규표현식에서 사용 빈도가 높은 문자 클래스들에 대해서 명령어의 오퍼랜드 필드에 비트맵 방식으로 나타내고, 하드 배선 방식으로 이 문자 클래스에 대한 매칭을 수행하여 효율적인 문자클래스 매칭을 수행하는 구조를 제안한다. 제안한 방법을 사용하면 Snort 규칙의 문자 클래스에 대해서 대부분의 문자 클래스를 명령어의 한 오퍼런드 또는 한 명령어로 나타낼 수 있다. 이처럼 REMPc에 비해서 적은 수의 명령어를 사용하므로 효율적인 문자 클래스 매칭을 할 수 있다.

• 제어로봇시스템학회논문지
• /
• 제6권10호
• /
• pp.903-910
• /
• 2000

In this paper, we describe a slave chip based on the Profibus-DP protocol and a system board to verify the developed slave chip. The Profibus-DP protocol is designed using VHDL and implemented on FPGA. The system board adopting the developed FPGA is designed FPGA is designed in which the firmware is implemented on Intel 8051 by using C language. Among the Profibus-DP protocols, low level layers from the physical layer to the data link layer is implemented in the form of hardware that we are able to greatly reduce the CPU load in processing protocols, and then higher layers could be processed by software. These technologies result in an IP to make terminal devices in the distributed control systems. Therefore, many digital logics as well as communication logics can be implemented onto SOC(System On a Chip) and it could be applied to various fieldbus-related areas.

• 한국전자파학회논문지
• /
• 제9권6호
• /
• pp.761-767
• /
• 1998

PML(Perfectly Matched Layer)은 넓은 주파수 대역에서 우수한 흡수 성능을 나타내므로 분산 특성이 강한 도파관 구조에 적합한 흡수경계조건이다. 본 논문에서는 기존의 PML의 계산 효율을 향상시키기 위해 새로운 알고리듬을 제안한다. 제안된 방법은 입/출력 포트의 한 변에서 필드를 모드로 전개한 후, 모드에 따라 홉수 경계조건을 적용한다. 제안된 방법은 1차원으로 계산 영역을 해석하므로 메모리와 계산 시간이 절약된다. 두 께가 두꺼운 비대칭 아이리스를 갖는 WG-90 구형도파관을 기존의 PML과 본 논문에서 제안한 1차원 모드 P PML을 적용하여 유한차분 시간영역법으로 해석을 한다. 제안된 방법의 계산 효율이 매우 뛰어남을 수치 계산을 통해 알 수 있다.