• 제목/요약/키워드: C-FLIP

검색결과 158건 처리시간 0.026초

SoC 내의 효율적인 Test Wrapper 설계 (Efficient Test Wrapper Design in SoC)

  • 정준모
    • 한국산학기술학회논문지
    • /
    • 제10권6호
    • /
    • pp.1191-1195
    • /
    • 2009
  • 본 논문에서는 스캔 체인의 레이아웃 거리를 고려한 효율적인 Test Wrapper 설계 방식을 제안한다. SoC내의 스캔체인들을 태스트하기 위해서는 외부 TAM 라인(line)에 각 스캔체인들을 할당해야 한다. IP 내에 존재하는 스캔체인들은 정상모드에서는 타이밍 위반(Timing Violation)이 발생하지 않도록 레이아웃이 되지만, 테스트 모드에서는 TAM 라인(line)과 연결되는 스캔체인들 간에 부가적인 레이아웃 거리를 갖게 되므로 스캔체인에서 타이밍 위반이 발생될 수 있다. 본 논문에서는 타이밍 위반이 발생하지 않도록 체인간 레이아웃거리를 고려하여 스캔체인을 할당하는 새로운 test wrapper 설계 방식을 제안하였다.

인체 방광암세포에서 histone deacetylase 억제제인 sodium butyrate이 TRAIL에 의한 apoptosis 유도에 미치는 영향 (Effects of Sodium Butyrate, a Histone Deacetylase Inhibitor, on TRAIL-mediated Apoptosis in Human Bladder Cancer Cells)

  • 한민호;최영현
    • 생명과학회지
    • /
    • 제26권4호
    • /
    • pp.431-438
    • /
    • 2016
  • TRAIL은 정상세포에서는 세포독성을 나타내지 않는 반면, 암세포에서는 사멸을 유도하므로 항암제로 각광받고 있지만 많은 암세포에서 TRAIL에 저항성을 가지고 있는 것으로 알려져 있으므로 이를 극복해야하는 큰 어려움이 남아있다. 본 연구에서는 TRAIL에 저항성을 가지는 인간 방광암 세포주인 5637 세포를 이용하여 histone deacetylase 억제제인 sodium butyrate (SB)와 TRAIL을 혼합처리하였을 경우 유발되는 세포사멸 효과와 이와 관련된 분자생물학적 메카니즘을 연구하였다. 세포독성이 없는 조건의 TRAIL과 SB를 혼합처리 하였을 경우 SB 단독처리군 보다 세포사멸이 현저하게 증가하는 것으로 확인되었다. TRAIL과 SB의 혼합처리는 caspases (caspase-3, -8 and -9)의 활성화 및 PARP의 단편화를 유발하였다. 하지만 caspase 억제제에 의하여 TRAIL과 SB의 혼합처리에 의하여 유발되는 apoptosis가 현저하게 억제되는 것으로 나타났다. 또한 TRAIL과 SB의 혼합처리는 세포표면에 존재하는 DR5의 발현 증가 및 c-FLIP의 발현 감소를 유발하였으며, pro-apoptotic protein인 Bax와 세포질 cytochrome c의 발현 증가 및 anti- apoptotic protein인 Bcl-xL의 발현감소와 함께 tBid의 형성을 유발하였다. 이는 SB와 TRAIL의 혼합처리가 안전하고 선택적으로 TRAIL에 저항성을 가지는 방광암 세포에서 치료하는데 효과적인 전략임을 제시하는 결과이다.

전해 도금법을 이용한 공정 납-주석 플립 칩 솔더 범프와 UBM(Under Bump Metallurgy) 계면반응에 관한 연구 (Studies on the Interfacial Reaction between electroplated Eutectic Pb/Sn Flip-Chip Solder Bump and UBM(Under Bump Metallurgy))

  • 장세영;백경옥
    • 한국재료학회지
    • /
    • 제9권3호
    • /
    • pp.288-294
    • /
    • 1999
  • 솔더 범프를 사용하는 플립 칩 접속기술에서 범프와 칩 사이에 위치하는 금속 충들의 조합을 UBM(Under Bump Metallurgy)라고 부르며 이 UBM을 어떤 조합으로 사용하는 가에 따라 접속의 안정성이 크게 좌우된다. 본 연구에서는 UBM중에서 솔더 접착 층으로 사용되는 구리 층의 두께를 $1\mu\textrm{m}와 5\mu\textrm{m}$로 하는 한편 barrier 층으로 사용되는 금속 층을 Ti, Ni, Pd으로 변화시키면서 이들 UBM과 공정 납-주석 사이의 계면반응을 살펴보았다. 이를 위해 $100\mu\textrm{m}$ 크기의 솔더 범프를 전해도금법을 사용하여 제작하고 리플로 횟수와 시효시간에 따른 각 UBM에서의 금속간 화합물의 성장을 관찰하였다. $Cu_6Sn_5 \eta'$-상 금속간 화합물이 모든 조건에서 형성되었고 Cu층의 두께가 $5\mu\textrm{m}$로 두꺼운 경우에는 $Cu_3Sn \varepsilon$-상도 관찰되었다. Pd을 사용한 UBM 구조에서는 시효 처리시에 $Cu_6Sn_5$ 상 아래쪽에 $PdSn_4$상이 형성되었다. 또한 이들 계면에서의 금속간 화합물의 성장은 솔더 범프의 접속강도 값과 밀접한 관계를 가진다.

  • PDF

3D 패키지용 관통 전극 형성에 관한 연구 (Fabrication of Through-hole Interconnect in Si Wafer for 3D Package)

  • 김대곤;김종웅;하상수;정재필;신영의;문정훈;정승부
    • Journal of Welding and Joining
    • /
    • 제24권2호
    • /
    • pp.64-70
    • /
    • 2006
  • The 3-dimensional (3D) chip stacking technology is a leading technology to realize a high density and high performance system in package (SiP). There are several kinds of methods for chip stacking, but the stacking and interconnection through Cu filled through-hole via is considered to be one of the most advanced stacking technologies. Therefore, we studied the optimum process of through-hole via formation and Cu filling process for Si wafer stacking. Through-hole via was formed with DRIE (Deep Reactive ion Etching) and Cu filling was realized with the electroplating method. The optimized conditions for the via formation were RE coil power of 200 W, etch/passivation cycle time of 6.5 : 6 s and SF6 : C4F8 gas flow rate of 260 : 100 sccm. The reverse pulsed current of 1.5 A/dm2 was the most favorable condition for the Cu electroplating in the via. The Cu filled Si wafer was chemically and mechanically polished (CMP) for the following flip chip bumping technology.

Interconnection Technology Based on InSn Solder for Flexible Display Applications

  • Choi, Kwang-Seong;Lee, Haksun;Bae, Hyun-Cheol;Eom, Yong-Sung;Lee, Jin Ho
    • ETRI Journal
    • /
    • 제37권2호
    • /
    • pp.387-394
    • /
    • 2015
  • A novel interconnection technology based on a 52InSn solder was developed for flexible display applications. The display industry is currently trying to develop a flexible display, and one of the crucial technologies for the implementation of a flexible display is to reduce the bonding process temperature to less than $150^{\circ}C$. InSn solder interconnection technology is proposed herein to reduce the electrical contact resistance and concurrently achieve a process temperature of less than $150^{\circ}C$. A solder bump maker (SBM) and fluxing underfill were developed for these purposes. SBM is a novel bumping material, and it is a mixture of a resin system and InSn solder powder. A maskless screen printing process was also developed using an SBM to reduce the cost of the bumping process. Fluxing underfill plays the role of a flux and an underfill concurrently to simplify the bonding process compared to a conventional flip-chip bonding using a capillary underfill material. Using an SBM and fluxing underfill, a $20{\mu}m$ pitch InSn solder SoP array on a glass substrate was successfully formed using a maskless screen printing process, and two glass substrates were bonded at $130^{\circ}C$.

플립러닝 기반 공학수업 개선 방안 연구 - 국내 C대학 공학수업 운영 사례를 중심으로 - (A Study on Improvement of Flipped Learning-based Engineering Course - Focused on Engineering Course Cases at C university -)

  • 이성혜;김은희
    • 공학교육연구
    • /
    • 제22권2호
    • /
    • pp.3-15
    • /
    • 2019
  • This study analyzed the evaluations of instructors and experts on flipped learning-based engineering in order to suggest improvement strategies. This study was conducted with 8 engineering courses which participated in the flipped learning course development project of C university from 2017-2018. As a result of the analysis, the instructors and experts pointed out that the pre-learning was not performed and checked effectively. In this regard, the instructors suggested the students' burden of pre-learning, the lack of understanding about flipped learning, and the experts suggested the lack of instructional strategies to facilitate pre-learning. In addition, the instructors and the experts pointed out that the courses were still instructor-centered. The instructors evaluated that they operated the instructor-led course by themselves. In addition, the experts suggested that there was not enough instructional strategies to activate the learner-centered activities. The number of the students and the lecture room environment that were not appropriate for the learner- centered class were the evaluation opinions of both the instructors and the experts. In addition, the professor suggested the lack of understanding and preparation of the flipped learning of the instructors and the learner as the main opinion, and the experts pointed out that the online learning system and classroom was not linked for pre-learning, classroom learning, and the post-learning. Based on these results, suggestions for improvement of flip learning based engineering course were suggested.

Genistein과 TRAIL의 복합처리에 의한 U937 인체 혈구암 세포의 Apoptosis 유도 (Induction of Apoptosis by Combined-treatment with Genistein and TRAIL in U937 Human Leukemia Cells)

  • 최영현;한민호
    • 한국식품영양과학회지
    • /
    • 제40권9호
    • /
    • pp.1201-1207
    • /
    • 2011
  • TRAIL은 최근 암세포의 apoptosis 유도를 위한 효율적인 도구로 제시되었으나 많은 암세포들이 TRAIL 저항성을 획득한 것으로 알려져 TRAIL 저항성 극복을 위한 새로운 방법론의 제시가 요구되어지고 있다. Genistein은 대두의 대표적인 생리활성 물질인 isoflavonoid의 일종으로 많은 암세포에서 G2/M arrest를 유발하면서 apoptosis를 유도하는 것으로 알려져 있다. 본 연구에서는 U937 인체백혈병세포를 대상으로 genistein에 의한 TRAIL 유도 apoptosis의 감수성 증대 여부를 조사하였다. 본 연구의 결과에 의하면 U937 세포에서 세포독성이 없는 범위의 genistein 처리는 TRAIL에 의한 apoptosis 유도를 매우 증진시켰으며, 이는 tBid의 발현 증가와 cFLIPL의 발현 감소와 연계된 caspase의 활성 증가와 연관성이 있었다. 또한 caspase의 활성 저해제는 genistein과 TRAIL의 복합처리에 의한 apoptosis를 유의적으로 감소시켜 복합 처리에 의한 apoptosis의 유도에 caspase의 활성 증대가 필수적임을 알 수 있었다. 따라서 genistein은 TRAIL 저항성을 획득한 암세포의 효율적인 combined therapy approach를 위해 유용하게 사용될 수 있음을 알 수 있었다.

Prolog를 이용한 논리회로의 기능적 시뮬레이션 (Functional Simulation of Logic Circuits by Prolog)

  • 김종성;조순복;박홍준;임인칠
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
    • /
    • pp.1467-1470
    • /
    • 1987
  • This paper proposes a functional simulation algorithm which decrease the internal memory space and run time in simulation of VLSI. Flip-flop, register, ram, rom, ic and fun are described as functional elements in the simulator. Especially icf is made as new functional element by combining the gate and the functional element, therefore icf is used efficiently in simulation of VLSI. The proposed algorithm is implemented on PC-AT(MS-DOS) in by Prolog-1.

  • PDF

플립 칩 본딩 기술의 최신 동향 (Recent Trends of Flip Chip Bonding Technology)

  • 최광성;이학선;배현철;엄용성
    • 전자통신동향분석
    • /
    • 제28권5호
    • /
    • pp.100-110
    • /
    • 2013
  • 플립 칩 본딩 기술은 1960년대에 개발된 기술이지만 가격 경쟁력, 경박단소(輕薄短小)의 부품 구현, 뛰어난 전기적 특성으로 인해 최근에 와서 다시금 주목 받고 있고, 관련 시장이 지속적으로 성장하고 있는 분야이다. 기술 응용 분야로는 스마트 폰, 타블렛 PC 등 개인 휴대 단말기에서 고성능 서버, 게임 컨트롤로 등 다양한 제품을 아우르고 있다. 미세 피치의 경우 관련 시장이 2018년까지 연평균 35%의 폭발적인 성장을 보일 것으로 예측되고 있다. 따라서, 국내외 기업, 연구소, 학계 등에서 활발한 연구 활동이 진행되고 있다. 본고에서는 플립 칩 본딩 기술의 세부 기술을 살펴보며 동시에 피치에 따라 각 세부 기술에 있어 최근에 개발되고 있는 기술 동향을 논의하고자 한다.

  • PDF

열초음파 접합 공정과 접합부의 신뢰성 평가에 관한 연구 (A Study on Thermosonic Bonding Process and Its Reliability Evaluation of Joints)

  • 신영의;박진석;손선익
    • 한국전기전자재료학회논문지
    • /
    • 제22권8호
    • /
    • pp.625-631
    • /
    • 2009
  • In this thesis, lateral thermosonic bonding with ACFs was investigated as a process to make high reliability joints for FPD fabrication. Conditions for thermosonic and thermocompression bonding with ACFs were determined and used to make specimens in a driving test jig for testing of bond reliability by thermal shock. The results showed that thermosonic bonding temperature of $199\;^{\circ}C$ and bonding time of 1s produced bonds with good reliability. Additionally, thermosonic bonding temperature and time were reduced and thermal shock test results compared to this proposed curing condition. It is concluded that theromosonic bonding with ACFs can be effectively applied to reduce bonding temperature and time compared with that of thermocompression bonding.