• 한국ITS학회 논문지
• /
• 제8권3호
• /
• pp.52-63
• /
• 2009

최근 대도시의 경우 교통정보센터 및 ITS센터 등을 통하여 도시부 신호교차로를 운영 관리하고 있으며, 천안시도 ITS 1,2,3차 사업을 통하여 2007년 교통정보센터를 설립하여, 버스정보시스템, 교통정보 수집 및 제공 시스템, 주차정보시스템, 그리고 신신호제어시스템 등을 운영하고 있다. 천안시 신호운영체계의 경우, 주요 축별로 신호기를 그룹화 하여 연동화 운영중에 있으며, 교통량에 따라 실시간으로 주기와 현시가 변동되도록 운영하고 있다. 이와 같이 도시부 Network는 교통 대응식 (TRC; Traffic Responsive Control)운영모드의 사용으로 교통지체 및 축별 속도 등의 향상을 확인하였다. 그러나 인접도시를 연결하는 지방부 지역의 경우는 정통적인 고정식 운영을 사용함으로써 신호운영효율이 낮은 것으로 확인 되었다. 이에 지방부 독립신호교차로 형태의 신호교차로의 효율성 확대를 위해 감응식 운영모드의 사용 가능성을 검토하였다. 이를 위해 천안시 교통정보센터에서 운영하고 있는 신호교차로 중 천안 외곽지역의 신호교차로를 대상으로 감응식 신호제어를 운영하여, 이를 현재 운영중인 고정식 제어와 비교해 보았다. 그 결과 현장 운영시 감응식 신호운영제어가 고정식 신호운영에 비해 지체감소 효과가 월등하였으며, 비최적화 고정식, 최적화 고정식, 비최적화 감응식, 그리고 최적화 감응식의 네가지 Case의 시뮬레이션 지체비교에서는 최적화 고정식과 비최적화 및 최적화 감응식의 지체 차이는 통계적으로 차이가 없는 것으로 판명되었다. 이는 지방 중소도시의 경우, 도시부 이외의 지방부 성격을 갖는 신호교차로에서 있어서, 교통량 조사 등과 같은 부가적 노력 없이 신호교차로를 운영할 수 있는 감응식 신호제어 운영이 보다 효과적일 것으로 판단된다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제29권4호
• /
• pp.211-224
• /
• 2002

소프트웨어 시스템이 대형화되고 복잡화해 짐에 따라 사용자의 요구사항을 올바로 분석하고 서술하는 것이 중요시되고 있다. 이중 유스케이스 분석 방법은 요구사항 분석에서의 복잡도를 해결해 주는 장점 때문에, 객체지향의 분석 설계와 컴포넌트 기반의 개발에서 많이 이용되고 있다. 그러나 이러한 유스케이스 분석 방법은 흩어진 유스케이스들의 단순한 집합이어서 유스케이스들을 구조화하기 어렵고, 유스케이스들간의 영향분석을 하기 어려우며, 비 기능적인 요구사항을 표현하기 어렵다. 이러한 문제를 해결하기 위해서, 본 논문에서는 목표지향의 분석 방법을 이용한 유스케이스 모델에의 적용방안을 제안하였다. 현재 연구되고 있는 목표지향의 분석은 요구사항으로부터 목표를 추출하기 어렵고, 분석 방법이 분석가의 경험적 근거에 의존적이다. 따라서 본 논문에서는 요구사항으로부터 목표를 직관적으로 식별하는 것이 어렵기 때문에 기초자료로 시나리오를 이용하여 그것으로부터 목표를 추출하는 시나리오 근간의 목표지향 분석 방법을 제안했다. 마지막으로 제안된 방안을 검증하기 위해 ITS의 시내버스정보 서브시스템에 적용하였다. 이 제안된 방안을 통해서 소프트웨어 분석가들은 유스케이스들간의 영향분석을 쉽게 하여 소프트웨어 개발초기에 유스케이스들간의 불일치(inconsistency)를 찾을 수 있고, 비기능적인 요구사항을 표현할 수 있다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}