• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.2
• /
• pp.291-297
• /
• 2006

This paper describes the architecture for reducing its size and increasing the computation rate in implementing the SEED algorithm of a 128-bit block cipher, and the result of the circuit design. In order to increase the computation rate, it is used the architecture of the pipelined systolic array. This architecture is a simple thing without involving any buffer at the input and output part. By this circuit, it can be recorded 320 Mbps encryption rate at 10 MHz clock. We designed the circuits with goals of the high-speed computations and the simplified structures.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.852-855
• /
• 2005

This paper introduces a case study of designing a cryptographic processor dedicated to VPN/SSL system. The designed processor supports not only block cipher algorithm, including 3DES, AES, and SEED, but also 163 bit ECC public key crypto algorithm. Moreover, we adopted PCI Master interface in the design, which guarantees fast computation of cryptographic algorithm prevalent in general information security systems.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.261-264
• /
• 2005

선진국들은 공모 사업을 통해 많은 블록 암호가 개발되었으나 국내에서 개발된 블록 암호들은 크게 주목 받지 못했다. 블록 암호 개발은 기본의 암호와 차별성, 안전성 그리고 여러 플랫폼에서의 효율성이 중시되는데 이러한 조건을 다 만족하는 것은 쉽지 않기 때문이다. 본 논문은 128bit 블록 단위에서 128, 196, 256bit 키를 사용하는 새로운 블록 암호 알고리즘을 제안한다. 기존의 블록 암호 알고리즘은 SPN(Substitution-Permutation Network)구조, Feistel Network구조 등인데 본 논문에서 제안한 블록 암호 알고리즘은 변형된 Feistel Network구조로 입력 값 전체에서 선택된 32bit 만 update된다. 이러한 구조적 특성은 기존은 블록 암호 알고리즘들과 큰 차별이 되고 있다. PKC블록 암호 알고리즘은 국제 표준 블록 암호 알고리즘인 AES와 국내 표준 블록 암호 알고리즘인 SEED와 수행 속도 면에서 동등하거나 많이 개선된 것을 보이고 있다. 이러한 특성을 이용하면 제한된 환경에서 수행해야 하는 스마트카드 와 같은 분야에 많이 활용 될 수 있을 것이다.

• Journal of Information Processing Systems
• /
• v.6 no.4
• /
• pp.453-480
• /
• 2010

Cryptographic hash functions reduce inputs of arbitrary or very large length to a short string of fixed length. All hash function designs start from a compression function with fixed length inputs. The compression function itself is designed from scratch, or derived from a block cipher or a permutation. The most common procedure to extend the domain of a compression function in order to obtain a hash function is a simple linear iteration; however, some variants use multiple iterations or a tree structure that allows for parallelism. This paper presents a survey of 17 extenders in the literature. It considers the natural question whether these preserve the security properties of the compression function, and more in particular collision resistance, second preimage resistance, preimage resistance and the pseudo-random oracle property.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.205-207
• /
• 2003

본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED와 UART를 통합하여 최저가의 FPGA로 구현하는 방법을 제안한다. 논문[11베서 구현한 면적 요구량이 최소로 구현된 SEED암호화 모듈의 유용성을 실제 내장형 시스템에 적응하여 그 실효성을 보여주는 것이 본 논문의 목적이다. 우리가 구현한 회로는 SEED 를 통해 암호화를 한 후 UART를 이용하여 외부와의 통신할 수도 있고, SEED를 건너뛰고 UART 단독만 이웅하여 외부와 통신을 할 수도 있다. 또한, SEED 자체를 coprocessor로 이용하여 암호화/복호화 가능만 사용할 수도 있도록 설계하였다. 구현 결과, 10만 게이트를 갖는 Xilinx사의 Spartan-ll 계열의 xc2s100시리 즈 칩을 사용하였을 때, SEED와 UART와 주변 논리 회로를 합하여 84% 이하의 면적을 차지 하였고, 최대 41.3Mhz클럭에서 동작하였으며, SEED의 암호화 처리 Througput은 54.SSMbps로서 UART를 이용하여 통신하는데 전혀 문제가 없었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.10a
• /
• pp.253-255
• /
• 2017

본 논문에서는 IoT 디바이스의 인증암호를 위한 AES-GCM 암호코어를 설계하였다. AES-GCM 코어는 블록암호 AES와 GHASH 연산으로 기밀성과 무결성을 동시에 제공한다. 기밀성 제공을 위한 블록암호 AES는 운영모드 CTR과 비밀키 길이 128/256-bit를 지원한다. GHASH 연산과 AES 암호화(복호화)의 병렬 동작을 위해 소요 클록 사이클을 일치시켜 GCM 동작을 최적화 하였다. 본 논문에서는 AES-GCM 코어를 Verilog HDL로 모델링 하였고 ModelSim을 이용한 시뮬레이션 검증 결과 정상 동작함을 확인하였으며 Xilinx Virtex5 XC5VSX95T FPGA 디바이스 합성결과 4,567 슬라이스로 구현되었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2019.10a
• /
• pp.436-439
• /
• 2019

본 논문은 차분 확률의 분포 분석에 대한 실험적 검증을 위한 효율적인 데이터 수집 방법에 관하여 연구한다. 효율적인 데이터 수집을 위해 병렬 프로그래밍 기술을 이용하고, SPECK64/128에 적용하여 결과를 얻는다. 첫 번째로 효율적인 데이터 수집 방법을 제시한다. 두 번째로 차분 확률의 분포를 분석하기 위해 평균과 분산에 대하여 실험적으로 검증한다. 마지막으로 SPECK의 경우에는 키의 영향이 상쇄되어 라운드 간의 독립성이 만족하지 않음을 Biryukov 등에 의해 알려졌다. 하지만 이를 실험적으로 보이지 않았으므로 라운드 간의 독립성을 차분 확률의 분포와 통계량 통해 검정한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.751-753
• /
• 2015

최근 사물인터넷 기술의 발전으로 다양한 프로세서 기반의 사물인터넷 디바이스들이 등장하고 있다. 이러한 사물인터넷 디바이스의 특징은 저 전력과 매끄러운 서비스 제공이라고 할 수 있다. 다양한 프로세서 중 4비트 마이크로프로세서는 인터넷 뱅킹용 토큰, 자동차 키 등 여러 산업분야에서 사용되고 있으며, 가장 낮은 소비전력을 가진다는 특징을 가지고 있다. 본 논문에서는 4비트 프로세서 상에서의 ARX연산 기반 블록암호의 효율적인 구현에 대해 연구하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.05a
• /
• pp.1173-1176
• /
• 2004

정보화 물결과 더불어 산업 및 사회 전반에 걸쳐 정보의 중요성은 나날이 증가하고 있다. 특히 인터넷을 기반으로 한 정보 교환과 통신 서비스들이 활발하게 이루어지고 있다. 신뢰성 있는 정보 교환을 위해서 정보 보호 메카니즘은 필수적이다. 많은 암호 알고리즘들이 소프트웨어 방식으로 구현되어 왔는데, 암호화 속도나 해킹에 대한 취약성이 문제되고 있다. 고속의 암호화와 보다 안전한 정보의 관리를 위해서는 암호 알고리즘의 하드웨어 구현이 요구된다. 본 논문에서는 AES의 후보 암호 알고리즘으로 채택되었으며, 우수한 암호 알고리즘으로 평가받고 있는 RC6를 하드웨어로 구현해 보았다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.7 no.2
• /
• pp.3-10
• /
• 1997

Correlation immune functions can be used not only as filter functions or nonlinear combiners in stream ciphers but also as a primitive logic in block cipher. In this paper, we suggest a construction method of correlation immune functions. Using this method, we find lower and upper bound of the cardinality of the correlation immune functions. This result improves Mitchell's result and Yang-Guo's result.