• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2008년도 정보통신설비 학술대회
• /
• pp.12-16
• /
• 2008

In this paper, we study precoding techniques for co-channel interference suppression in multiuser MIMO systems. DPC is optimal techniques to achieve the system capacity of multiuser MIMO downlink channels. DPC is not proper in practical wireless systems because complexity is very high. So block diagonal precoding for multiuser MIMO downlink channel is studied. The block diagonal precoding is used to suppress co-channel interference between multiuser. Block diagonal precoding method, whose complexity is reduced by modified null space operation, change multiuser MIMO channel to multiple single-user MIMO channel. We also use V-BLAST decoder in receiver. V-BLAST decoder can achieve increased system capacity in proportion to the number of users. We show improved system performance by using computer simulation.

• 한국정밀공학회지
• /
• 제21권7호
• /
• pp.163-170
• /
• 2004

In order to automatically determine the sequences of block assembly operations in shipbuilding, a process planning system using case-based reasoning (CBR) is developed. A block-assembly planning problem is modeled as a constraint satisfaction problem where the precedence relations between operations are considered constraints. The process planning system generates an assembly sequence by adapting information such as solutions and constraints collected from similar cases retrieved from the case base. In order to find similar cases, the process planning system first matches the parts of the problem and the parts of each case based on their roles in the assembly, and then it matches the relations related to the parts-pairs. The part involved in more operations are considered more important. The process planning system is applied to simple examples fur verification and comparison.

• 한국철도학회논문집
• /
• 제12권6호
• /
• pp.1043-1048
• /
• 2009

열차제어시스템의 소프트웨어 발전에 의해 PES가 사용되고 있다. PES는 현재 세계적으로 널리 사용하고 있고, 하드웨어, 펌웨어, 응용 소프트웨어로 구성되어 있다. PES의 실행이 높은 유연성을 가지고 있기 때문에 PES는 많은 응용분야에 쉽게 적용할 수 있다. 많은 안전 필수 기능들은 소프트웨어를 통해 수행되고 있다. 보통 PES는 매우 복잡하여 결함의 근원을 발견하기 쉽지 않다. 그래서 소프트웨어 결함허용 기법을 이용한 신뢰도 해석이 필요하다. 현재 소프트웨어 결함허용 기법에는 복구블록, 분산 복구 블록, N-버전 프로그래밍, N 자기검사 프로그램이 있다. 본 논문에서는 마르코프 모델을 이용하여 소프트웨어 결함허용 기법 중에 복구 블록과 N-버전 프로그래밍의 모델을 제시하였다. 또한 열차제어시스템의 신뢰도를 시간 변화에 따라 분석하였다. 프로그램의 결함 발생률, 수용테스트 결함발생률, 보터의 결함발생률은 고정시켰다. 그래서 시간과 신뢰도 사이의 관계를 Matlab 프로그램을 이용하여서 제시하였다. 같은 수의 대체블록이 있는 경우에 신뢰도 분석결과 복구 블록의 신뢰도는 N-버전 프로그래밍의 신뢰도보다 높게 해석되었다.

• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.357-365
• /
• 2015

최근 항공기, 자동차와 같은 시스템들은 크기, 무게, 전력 등의 문제로 기존 연합형(Federated) 구조에서 모듈형(Modular) 구조로 개발되는 추세이며, 단일 하드웨어에 파티션 개념을 적용하여 다수의 논리적 노드들을 운용할 수 있는 파티션 운영체제도 등장하고 있다. 분산 복구 블록은 실시간 시스템에 적용 가능한 소프트웨어 결함 허용 기법으로 다수의 물리적 노드들을 동기화 시켜 동작시킴으로써 실시간 절체가 가능하도록 하는 설계 기법이다. 분산 복구 블록은 노드들 간의 실시간 동기화를 필요로 하기 때문에 단일 코어 기반의 파티션 구조에는 적합하지 않으며, 적용을 위해서는 멀티코어를 기반으로 하고 또한 AMP(Asymmetric Multi-Processing) 방식을 이용한 파티션 구조에 적용되어야 한다. 본 논문에서는 멀티코어 기반 supervised-AMP 가상화 방식의 파티션 운영체제를 이용한 분산 복구 블록 설계 기법을 제안한다. 또한 제안된 설계 기법의 유용성을 보이기 위하여 항공기용 비행제어시스템 시뮬레이션을 이용한 사례 연구를 보인다.

• 한국철도학회논문집
• /
• 제14권6호
• /
• pp.575-583
• /
• 2011

철도 지선 구간의 유지보수 비용을 최소화하기 위해 ICT 기반 차상제어시스템을 개발 중이다. 이 시스템은 기존의 열차제어방식과 달리 선로 주변 신호기와 고정폐색장치를 없애고 이동폐색방식을 적용하며 차상에서 선로전환기와 건널목을 제어하는 방식이다. 본 논문의 목적은 ICT 기반 차상제어시스템 개발 이전에 고려해야 할 주요 운영 이슈 사항을 분석하며 주요 대상은 열차운행준비, 운전 편의성, 관제역할, 폐색방식, 그리고 운영비용을 고려하였다. 열차 출발 전에 기관사가 DMI를 통해 입력하여야 할 입력데이터를 정의하였고 관련 업무 프로세스를 UML 도구를 활용하여 설계하였다. 기관사의 운전 편의성 측면에서는 역 진입 시의 제동시점 지원 필요성과 기관사의 원활한 운전 훈련을 위한 운전시뮬레이터가 필요하다. 기관사가 선로전환기와 건널목을 직접 제어하는 업무절차를 UML 도구로 설계하였다. 기존 운영 방식과의 차이를 확인하기 위해 고정폐색방식과 이동폐색방식 간에 비교 분석하였으며, 비용 측면에서는 기존방식과 ICT 방식의 신호설비에 따른 유지보수 비용 이점을 제시하였다.

• 한국산학기술학회논문지
• /
• 제20권7호
• /
• pp.423-429
• /
• 2019

최근에 초고속 광대역 무선통신 전송 시스템의 수신 성능 개선을 위한 다양한 기술들이 제안되고 있다. 본 논문에서는 주파수 공간 블록 부호화된 단일 측대 파형 SC (Single Carrier) FDMA (Frequency Division Multiple Access) 전송 시스템을 제안한다. 본 논문에서 제안된 주파수 공간 블록 부호화된 단일 측대 파형 SC FDMA 전송 시스템에서는 PAM (Pulse Amplitude Modulation) 신호의 DFT (Discrete Fourier Transform) 확산에 따라 생성되는 켤레 복소수 대칭을 활용하여 주파수 공간 블록 부호를 구현한다. 이를 통해 시스템 계산 복잡도를 크게 증가시키지 않으면서 단일 측대 파형 SC FDMA 전송 시스템의 성능 개선을 위한 송신 다이버시티 이득을 획득할 수 있다. 본 논문에서 제안된 주파수 공간 블록 부호화 단일 측대 파형 SC FDMA 시스템의 신호 대 잡음 비 성능이 단일 안테나 기반의 단일 측대 파형 SC FDMA 시스템보다 $10^{-2}$ 심볼 오류율 수준에서 약 4 dB 이상 개선되는 것을 실험을 통해 확인할 수 있다.

• 한국전산유체공학회:학술대회논문집
• /
• 한국전산유체공학회 1999년도 추계 학술대회논문집
• /
• pp.108-114
• /
• 1999

In this paper. a new automatic multi=block grid generation technique for general 2D regions is introduced. According to this simple and robust method, the domain of interest is first triangulated by using Delaunay triangulation of boundary points, and then geometric information of those triangles is used to obtain block topology. Once block boundaries are obtained. structured grid for each block is generated such that grid lines have $C^0-continuity$ across inter-block boundaries. In the final step of the present method, an elliptic grid generation method is applied to smoothen grid distribution for each block and also to re-locale the inter-block boundaries, and eventually to achieve a globally smooth multi-block structured grid system with $C^1-continuity$.

• 컴퓨터교육학회논문지
• /
• 제21권4호
• /
• pp.1-10
• /
• 2018

초중등 프로그래밍 교육에서 Scratch로 대변되는 블록 프로그래밍 환경은 학습자의 특성과 인지수준에 적합하여 활용이 권장되고 있을 뿐 아니라 프로그래밍 초보자도 쉽게 사용할 수 있어 전세계적으로 활용되고 있다. 블록 프로그래밍 환경 이후 데이터 처리과정에 대한 이해, 알고리즘의 정교성과 효율성 측면에 대한 이해, 간단한 SW를 제작하는 활동을 위해 텍스트 프로그래밍 환경으로의 전이는 필수적일뿐 아니라 교육과정에서도 단계적으로 제시하고 있다. 본 연구에서는 블록 프로그래밍 환경에서 텍스트 프로그래밍 환경으로 전이하기 위한 목적으로 온라인 평가 시스템인 WithBlock를 개발하였다. 개발한 시스템은 동일한 알고리즘 문제를 블록과 텍스트 프로그래밍 환경 모두에서 풀이가 가능할 뿐 아니라 작성한 코드를 자동으로 채점하여 즉시적인 피드백을 제공할 수 있어 초중등 프로그래밍 교육에 활용할 수 있다. 개발한 시스템의 프로그래밍 교육에 적용 가능성을 분석하기 위한 목적으로 사용성, 학습 가능성, 흥미와 만족을 설문하였고, 설문결과 프로그래밍 교육에 활용 가능함을 보여주었다.

• 대한기계학회논문집A
• /
• 제40권12호
• /
• pp.1077-1085
• /
• 2016

선형 롤러베어링은 하중이 크고 정밀성이 요구되는 이송장치를 지지하기 위해 광범위하게 사용되는 기계요소이다. 본 논문에서는 외력을 받는 선형 롤러베어링의 변위를 계산하기 위한 새로운 모델링 방법을 제시하였다. 먼저 LM 블록을 강체로 가정하여 롤러와 LM 블록의 지배방정식을 유도하였고 Newton-Raphson법을 이용해 계산하였다. 롤러와 레이스 사이의 접촉하중은 롤러의 형상을 고려하여 슬라이싱 기법을 이용하여 계산하였다. 강체 LM 블록 모델에 의해 계산된 접촉하중을 활용하여 LM 블록의 구조적 변형을 유한요소 모델로부터 계산하였다. 최종적인 변위는 강체 LM 블록을 가정한 모델로부터 계산된 변위와 LM 블록 구조해석 결과를 조합하여 도출하였다. 제안된 방법에 의한 결과와 베어링 제작 업체 프로그램 결과와의 비교를 통해 제안된 방법을 검증하였다.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권12호
• /
• pp.1554-1563
• /
• 1999

This paper presents the design of high speed processor for a sequence logic control using field programmable gate array(FPGA). The sequence logic controller is widely used for automating a variety of industrial plants. The FPGA designed by VHDL consists of program and data memory interface block, input and output block, instruction fetch and decoder block, register and ALU block, program counter block, debug control block respectively. Dedicated clock inputs in the FPGA were used for high speed execution, and also the program memory was separated from the data memory for high speed execution of the sequence instructions at 40 MHz clock. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. In order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 16 bits or 32 bits respectively. And the real time debug operation was implemented for easy debugging the designed processor. This FPGA was synthesized by pASIC 2 SpDE and Synplify-Lite synthesis tool of Quick Logic company. The final simulation for worst cases was successfully performed under a Verilog HDL simulation environment. And the FPGA programmed for an 84 pin PLCC package was applied to sequence control system with inputs and outputs of 256 points. The designed processor for the sequence logic was compared with the control system using the DSP(TM320C32-40MHz) and conventional PLC system. The designed processor for the sequence logic showed good performance.