• 반도체디스플레이기술학회지
• /
• 제15권4호
• /
• pp.10-15
• /
• 2016

In this paper, novel ball grid array (BGA) interconnection process using solderable anisotropic conductive adhesives (SACAs) with low-melting-point alloy (LMPA) fillers have been developed to enhance the processability in the conventional capillary underfill technique and to overcome the limitations in the no-flow underfill technique. To confirm the feasibility of the proposed technique, BGA interconnection test was performed using two types of SACA with different LMPA concentration (0 and 4 vol%). After the interconnection process, the interconnection characteristics such as morphology of conduction path and electrical properties of BGA assemblies were inspected and compared. The results indicated that BGA assemblies using SACA without LMPA fillers showed weak conduction path formation such as solder bump loss or short circuit formation because of the expansion of air bubbles within the interconnection area due to the relatively high reflow peak temperature. Meanwhile, assemblies using SACA with 4 vol% LMPAs showed stable metallurgical interconnection formation and electrical resistance due to the favorable selective wetting behavior of molten LMPAs for the solder bump and Cu metallization.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.243-250
• /
• 2001

본 논문에서는 μspring 패키지의 구조와 제조공정을 소개하고, 전기적 특성을 μBGA와 비교 분석한 결과를 제시하였다. μBGA에서와 같이 μSpring 패키지의 연결선 인덕턴스 값은 기존의 TSOP 패키지의 반 이하로서 월등한 고속 신호 전달 특성을 제공하게 된다. 또한 μSpring CSP 패키지의 경우 가장 열악한 substrate trace를 가진 핀에서도 2.9nH로 평가되어, Rambus DRAM module의 인덕턴스 규격 상한 값 4nH에 비하여, 약 25% 정도의 margin을 제공한다. μSpring CSP패키지는 μBGA의 약 50%의 제조 비용으로서 μBGA가 만족시키지 못하는 JEDEC Level 1 규격을 충족시킬 뿐만 아니라, thermal cycle 1000회를 통과하는 높은 신뢰성을 제공하여 강력한 경쟁력을 가진다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 International Symposium
• /
• pp.165-172
• /
• 2003

Wafer-level packaging technology has become established with increase of demands for miniaturizing and realizing lightweight electronic devices evolution. This packaging technology enables the smallest footprint of packaged chip. Various structures and processes has been proposed and manufactured currently, and products taking advantages of wafer-level package come onto the market. The package enables mounting semiconductor chip on print circuit board as is a case with conventional die-level CSP's with BGA solder bumps. Bumping technology is also advancing in both lead-free solder alternative and wafer-level processing such as stencil printing using solder paste. It is known lead-free solder bump formation by stencil printing process tend to form voids in the re-flowed bump. From the result of FEM analysis, it has been found that the strain in solder joints with voids are not always larger than those of without voids. In this paper, characteristics of wafer-level package and effect of void in solder bump on its reliability will be discussed.

• 마이크로전자및패키징학회지
• /
• 제22권1호
• /
• pp.69-74
• /
• 2015

첨단 전자기기에 사용되는 전자부품의 크기와 접속피치가 감소하면서 리플로우 공정 후 플럭스 잔사의 세정이 어려워짐에 따라 무세정 솔더 페이스트에 대한 요구가 증가하고 있다. 본 연구에서는 SAC305 솔더분말과 에폭시 레진을 주성분으로 하는 경화성 플럭스를 혼합하여 제조한 에폭시 경화형 솔더 페이스트에 대하여 리플로우 공정성, 플럭스 잔사의 부식성, 솔더볼 및 보드레벨 BGA 패키지 솔더 접합부의 기계적 거동을 기존 로진계 솔더 페이스트와 비교하여 평가하였다. 에폭시 경화형 솔더 페이스트는 솔더 접합부 주변에 경화물 필렛을 형성한 것으로 보아 플럭싱 작용에 의해 솔더 접합부가 형성된 이후에 경화반응이 진행되는 것을 확인할 수 있었으며, 동판에 대한 젖음성 시험을 통해 기존상용 솔더 페이스트 정도의 납퍼짐성을 갖는 것을 알 수 있었다. 리플로우 후 동판에 대한 고온 고습 시험을 통해 에폭시 경화형 솔더 페이스트는 동판 부식을 전혀 발생시키지 않는 것으로 나타났는데, 이는 FT-IR 분석결과 에폭시 경화반응을 통해 단단히 고정된 결과로 생각되었다. 볼전단, 볼당김 및 다이전단 시험 결과, 솔더 접합부 주변에 형성된 경화물 필렛은 솔더 표면과 접착본딩을 형성하며, 다이전단강도를 15~40% 정도 향상시키는 것으로 보아 에폭시 경화형 솔더 페이스트는 플럭스 잔사 세정공정의 생략과 함께 솔더 접합부 보강효과를 통해 패키지 신뢰성 향상에도 기여할 수 있을 것으로 생각되었다.