• 한국위성정보통신학회논문지
• /
• 제7권2호
• /
• pp.72-75
• /
• 2012

저궤도 인공위성에 사용되는 태양전력 조절기는 태양전지의 영향으로 일반적인 DC-DC 컨버터와는 다른 소신호 특성을 갖는다. 이로 인하여 벅-부스트 형 태양전력 조절기는 태양전지의 전류원 영역에서 평균전류모드제어가 불가능하다. 이 논문에서는 벅-부스트 형 태양전력 조절기를 의사-연속전류모드로 동작시켜 태양전지의 전 영역에서 태양전력조절기를 평균전류모드 단일 제어한다. 우선 의사-연속전류모드 벅-부스트 형 태양전력 조절기의 회로 동작을 설명하고, 소신호 전달함수를 구하고 이를 바탕으로 평균전류모드제어기를 구성한다. 최종적으로 모의실험을 통하여 의사-연속전류모드 벅-부스트 형 태양전력 조절기의 평균모드제어를 검증한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 추계학술대회
• /
• pp.169-170
• /
• 2011

PFC(Power Factor Correction) converters are commonly designed for CCM(Continuous Conduction Mode). However, DCM(Discontinuous Conduction Mode) appears in the input current near the ZCP(Zero Crossing Point) at light loads, resulting in input current distortion. It is caused by inaccurate average current values obtained in DCM. This paper studies a simple digital control scheme that can be operated in both CCM and DCM with minimal changes to the CCM average current control structure.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 춘계학술대회 논문집
• /
• pp.437-441
• /
• 2004

Recently, as the power capability of satellites increase, we need to develop a new SAR(Solar Array Regulator) with much higher power capacity whenever we design a power system of a new satelite. In this case, modular design method could be a good solution for this kind of problem. But when we use a modular method in the design of the parallelled converter, it is very important to share current equally between each module connected in paralled. In this paper, we study how to design the optimum current control-loop and voltage control-loop when we apply average current-mode control method to the parallel SAR. With the design results, we make a protype of the 3-module paralleling SAR and verify its performances.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.257-260
• /
• 2005

Three different current-mode control schemes, peak current-mode control, charge control, and average current-mode control, are investigated for applications to asymmetrical half-bridge dc-to-dc converters. The principles, implementation, and performance of the three control schemes are compared in an attempt to identify the irrespective merits and limitations. Design examples for feedback compensations are given for the three control schemes. A 50 W experimental asymmetrical half-bridge dc-to-dc converter was used to experimentally verify the theoretical results of the paper.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1998년도 연구회 합동 학술발표회 논문집
• /
• pp.18-22
• /
• 1998

A PWM inverter with an induction motor often has a problem with a high frequency leakage current that flows through stray capacitor between stator windings and a motor frame to ground. This paper presents an equivalent circuit for high frequency leakage currents in PWM inverter feeding an induction motor, which forms an LCR series resonant circuit. A conventional common mode ckoke or reactor in series between the ac terminals of a PWM inverter and those of an ac motor is not effective to reduce the rms and average values of the leakage current, but effective to reduce the peak value. Furthermore, this paper proposes a leakage current damper which is different in damping principle from the conventional common mode choke. It is shown theoretically and experimentally that the leakage current damper is able to reduce the rms value of the leakage current to 25%, where the core used in the leakage current damper is smaller than that of the conventional common-mode choke

• 한국항공우주학회지
• /
• 제31권7호
• /
• pp.118-126
• /
• 2003

본 연구에서는 모듈형태의 배터리 충-방전기가 정상상태뿐만 아니라 과도상태에서 예기치 못한 결함이 발생할지라도 실패 없이 전원을 공급하는 것이 가능한 병렬형 양방향 컨버터로 설계되어졌다. 컨버터 모듈은 안정성, 성능 및 고신뢰성을 얻기 위해 독립적인 제어가 가능하도록 설계되었으며, 제어기를 위해 사용된 평균전류모드방식은 노이즈 면역, 빠른 응답 및 평균전류 신호 획득과 같은 장점을 갖는다. 병렬 연결된 배터리 충-방전기에 대한 등가모델이 제시되었으며, 충전연속모드, 방전연속/불연속 모드에 대한 전달함수가 분석되었다. 병렬 양방향 컨버터는 스텝 부하변화와 하나의 컨버터 모듈 실패에 대해 각각 수행되었다. 그리고 병렬 양방향 컨버터의 성능이 실험결과들을 통해 검증되었다.

• 정보처리학회논문지A
• /
• 제14A권4호
• /
• pp.203-208
• /
• 2007

본 논문에서는 CMOS 다치 논리회로를 이용하여 $64{\times}64$ 비트 Modified Booth 곱셈기를 설계하였다. 설계한 곱셈기는 Radix-4 알고리즘을 이용하여 전류모드 CMOS 4치 논리회로로 구현하였다. 이 곱셈기는 트랜지스터 수를 기존의 전압모드 2진 논리 곱셈기에 비해 64.4% 감소하였으며, 내부 구조를 규칙적으로 배열하여 확장성을 갖도록 설계하였다. 설계한 회로는 2.5V의 공급전압과 단위전류 $5{\mu}A$를 사용하여, $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며 HSPICE를 사용하여 검증하였다. 시뮬레이션 결과, 2진 논리 곱셈기는 $7.5{\times}9.4mm^2$의 점유면적에 9.8ns의 최대 전달지연시간과 45.2mW의 평균 전력소모 특성을 갖는 반면, 설계한 곱셈기는 $5.2{\times}7.8mm^2$의 점유면적에 11.9ns의 최대 전달지연시간과 49.7mW의 평균 전력소모 특성으로 점유면적이 42.5% 감소하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 B
• /
• pp.1052-1054
• /
• 2001

This paper describes a boost converter to be operated at the boundary of continuous current mode(CCM) and discontinuous current mode(DCM) for power factor correction and low cost. A control method to be utilized in simulation is a average-current mode method in case of operating in CCM. The simulation results show that Better is the CCM converter then the DCM converter in harmonic content and input current waveform. And A Double-boost converter is superior to single-boost converter for input-current harmonic.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 전문대학교육위원
• /
• pp.14-16
• /
• 2004

This paper describes a boost converter to be operated at the boundary of continuous current mode(CCM) and discontinuous current mode(DCM) for power factor correction and low cost. A control method to be utilized in simulation is a average Current mode method in case of operating in CCM. The simulation results show that Better is the CCM converter then the DCM converter in harmonic content and input current waveform. And A Double-boost converter is superior to single-boost converter for input-current harmonic.

• Journal of Power Electronics
• /
• 제12권2호
• /
• pp.242-248
• /
• 2012

Self oscillating current fed push pull resonant inverters can be controlled without using special drivers. Dc current flows through the choke coil and the power switches, although the driving signals of the power switches are sinusoidal. When the base current is near zero, the transistors cannot be operated in switching mode. Hence higher switching power losses and instantaneous peak power during off transitions are observed. In this study, an alternative design has been proposed to overcome this problem. A prototype circuit has been built which provides dc bias current to the base of the transistors. Experimental results are compared with theoretical calculations to demonstrate the validity of the design. The proposed design decreases the peak and average power losses by about 8 times, when compared to conventional designs.