• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.405-405
• /
• 2012

에너지 갭의 크기가 큰 ZnO는 큰 여기자 결합과 높은 화학적 안정도를 가지고 있기 때문에 전자소자 및 광소자로 많이 응용되고 있다. ZnO는 광학적 및 전기적 성질의 여러 가지 장점 때문에 메모리, 나노발전기, 트랜지스터, 태양전지, 광탐지기 및 레이저와 같은 여러 분야에 많이 사용되고 있다. Zn와 쉘 구조가 비슷한 Cu 불순물은 우수한 luminescence activator이고 다양한 불순물 레벨을 만들기 때문에 전기적 및 광학적 특성을 변화하는데 좋은 도핑 물질이다. Cu가 도핑된 ZnO 나노구조를 전기화학적 증착법을 이용하여 형성하고, 형성시간의 변화에 따른 구조적 및 광학적 성질에 대한 관찰하였다. ITO 코팅된 유리 기판에 전기화학증착법을 이용하여 Cu 도핑된 ZnO를 성장하였다. Sputtering, pulsed laser vapor deposition, 화학기상증착, atomic layer epitaxy, 전자빔증발법 등으로 Cu 도핑된 ZnO 나노구조를 형성하지만 본 연구에서는 낮은 온도와 간단한 공정으로, 속도가 빠르고 가격이 낮아 경제적인 면에서 효율적인 전기 화학증착법으로 성장하였다. 반복실험을 통하여 Cu의 도핑 농도는 Zn과 Cu의 비율이 97:3이 되도록, ITO 양극과 Pt 음극의 전위차가 -0.75V로 실험조건을 고정하였고, 성장시간을 각각 5분, 10분, 20분으로 변화하였다. 주사전자현미경 사진에서 Cu 도핑된 ZnO는 성장 시간이 증가함에 따라 나노세선 형태에서 나노로드 형태로 변하였다. X-선 회절 측정결과에서 성장시간이 변화함에 따라 피크 위치의 변화를 관찰하였다. 광루미네센스 측정 결과는 Oxygen 공핍의 증가로 보이는 500~600 nm 대의 파장에서 나타난 피크의 위치가 에너지가 큰 쪽으로 증가하였다. 위 결과로부터 성장 시간에 따른 Cu 도핑된 ZnO의 구조적 및 광학적 특성변화를 관찰하였고, 이 연구 결과는 Cu 도핑된 ZnO 나노구조 기반 전자소자 및 광소자에 응용 가능성을 보여주고 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.299-299
• /
• 2016

SiC는 넓은 에너지갭 (Eg=~3.4 eV)을 갖는 반도체로써, 고전압, 고온에서 동작이 가능하여 기존의 Si기반의 파워디바이스를 대체하기 위한 물질로 많은 연구가 이루어지고 있다. 파워 디바이스의 성능 향상을 위해서는 기판과 절연체 사이의 계면에 생성되는 계면 결함을 감소시켜야 한다. 따라서 본 연구에서는 SiC 기판에 high-k 물질인 HfO2를 증착하여 HfO2/SiC 계면에 유도된 결함을 분석하고 이를 감소시킬 수 있는 방법에 대한 연구를 수행하였다. HfO2 박막은 atomic-layer-deposition (ALD) 방법을 이용하여 SiC 기판 위에 $200^{\circ}C$에서 증착하였다. HfO2 박막 증착 후 NH3 분위기에서 rapid thermal annealing 방법을 이용하여 $600^{\circ}C$에서 1분 동안 열처리 진행하였다. Current-voltage (I-V) 측정을 통해 열처리 전 HfO2/SiC의 절연파괴 전압이 약 8.3 V 임을 확인하였다. NH3 열처리 후 HfO2/SiC의 절연파괴 전압이 10 V로 증가하였으며 누설 전류가 크게 감소하는 것을 확인하였다. 또한 capacitance-voltage (C-V) 측정을 통해 열처리 후 flat band voltage가 negative 방향에서 positive 방향으로 이동함을 확인하였고, 이를 통해 NH3 열처리 방법이 HfO2/SiC 계면에 존재하는 결함을 감소시킬 수 있음을 확인하였다. 전자 구조상의 conduction band edge에 존재하는 결함 준위를 분석하기 위해 x-ray absorption spectroscopy (XAS) 분석을 실시하였고, 열처리 전 HfO2/SiC 계면에 많은 결함 준위가 존재함을 확인하였으며, x-ray photoelectron spectroscopy (XPS) 분석을 통해 이 결함 준위가 oxygen deficiency state과 관련됨을 알 수 있었다. NH3 열처리 후 결과와 비교해보면, oxygen deficiency state가 감소함을 확인하였으며 이로 인해 conduction band edge에 존재하는 결함 준위가 감소함을 알 수 있었다. 따라서, NH3 열처리 방법을 이용하여 HfO2/SiC 계면에 존재하는 결함을 감소시킬 수 있으며, HfO2/SiC의 물리적, 전기적 특성을 향상시킬 수 있다는 결과를 도출하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.15 no.9
• /
• pp.5758-5762
• /
• 2014

Electrostatically-actuated Micro device have been used widely in a variety of integrated sensors and actuators. Electrostatically-actuated micro devices with a gap of several micrometers or less between the electrodes have shown failure problems by electrostatic adhesion. To improve this adhesion phenomenon, micro devices of varying lengths and widths in electrodes were fabricated, and an alumina coating was then deposited using atomic layer deposition technology. The effects of improving adhesion phenomenon were compared by measuring the pull-in voltage before and after the coating process. The pull-in voltage increased with increasing length of the upper electrode after the coating. An increase in the electrode area results in an increase in the pull-in voltage after coating. The alumina coating method applied to improve the adhesion on an electrostatically-actuated micro device was observed as an effective method.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.241.1-241.1
• /
• 2011

Numerous possible applications for $ZrO_2$ nanotubes exist such as for catalyst support structures, for sensing or for applications as a solid state electrolyte. Especially, because of a large specific surface area, high efficiency for solid oxide fuel cell (SOFC) application at low temperature can be expected for nanotublar structures in even small size. A zirconium precursor, Tetrakis (ethylmethylamino) zirconium, TEMAZr and $H_2O$ oxidant were used to deposit$ZrO_2$ thin films on an anodized aluminum oxide (AAO) templates having sub-100nm cylindrical pores by atomic layer deposition (ALD) in the temperature range of 150~250$^{\circ}C$. The crystalline structures of as-prepared and post-annealed $ZrO_2$ nanotubes were characterized by x-ray diffraction and high-resolution transmission electron microscopy. The as-prepared samples at $150^{\circ}C$ and $200^{\circ}C$ were showed amorphous, whereas a mixed phase of tetragonal, monoclinic and amorphous polymorph was observed at $250^{\circ}C$. In the bulk, zirconia remains monoclinic phase up to $1,175^{\circ}C$, however, $ZrO_2$ nanotubes were showed tetragonal phase upon post thermal treatments merely at $400^{\circ}C$. This trend may be indicative of high-curvature surfaces of nanotubes and thereby the presence of intrinsic compressive strain. The amount of amorphous structures in the mixed phase as well as as-grown $ZrO_2$ nanotubes were also gradually decreased by subsequent heat treatment.

• Korean Journal of Materials Research
• /
• v.20 no.9
• /
• pp.457-462
• /
• 2010

Adsorption of a water molecule on a Si (001) surface and its dissociation were studied using density functional theory to study the distribution of -OH fragments on the Si surface. The Si (001) surface was composed of Si dimers, which buckle in a zigzag pattern below the order-disorder transition temperature to reduce the surface energy. When a water molecule approached the Si surface, the O atom of the water molecule favored the down-buckled Si atom, and the H atom of the water molecule favored the up-buckled Si atom. This is explained by the attractions between the negatively charged O of the water and the positively charged down-buckled Si atom and between the positively charged H of the water and the negatively charged up-buckled Si atom. Following the adsorption of the first water molecule on the surface, a second water molecule adsorbed on either the inter-dimer or intra-dimer site of the Si dimer. The dipole-dipole interaction of the two adsorbed water molecules led to the formation of the water dimer, and the dissociation of the water molecules occurred easily below the order-disorder transition temperature. Therefore, the 1/2 monolayer of -OH on the water-terminated Si (001) surface shows a regular distribution. The results shed light on the atomic layer deposition process of alternate gate dielectric materials, such as $HfO_2$.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.112-112
• /
• 2008

박막형 태양전지에 관한 연구는 1954년 D.C. Reynolds 가 단결정 CdS 에서 광기전력을 발견하면서부터 시작되었다. 고효율 단결정 규소 태양전지가 간편하게 제작되고 박막형 태양전지의 수명문제가 대두되어 한때는 연구가 중단되어지기도 하였으나, 에너지 문제가 심각해지면서 값이 저렴하고 넓은 면적에 쉽게 실용화 할 수 있는 박막형 태양전지에 많은 관심을 가지게 되었다. 박막형 태양전지에 사용되는 CdS는 II-VI 족 화합물 반도체로서 에너지금지대폭이 2.42eV인 직접천이형 n-type 반도체로서 대부분의 태양광을 통과시킬 수 있으며 가시광선을 잘 투과시키고 낮은 비저항으로서 광흡수층인 CdTe/$CuInSe_2$ 등과 같이 태양전지의 광투과층(윈도레이어)으로 널리 사용되고 있다. 이러한 이종접합 박막형 태양전지의 효율을 높이기 위해선 윈도레이어 재료인 CdS 박막의 낮은 전기 비저항치와 높은 광 투과도 값이 요구되어지고 있다. CdS 박막의 제작방법으로는 spray pyrolysis법, 스크린프린팅, 소결법, puttering법, 전착법, CBD(chemical bath deposition)법 및 진공증착법 등의 여러 가지 방법들이 보고되었다. 이 중 sputtering의 경우, 다른 방법들에서는 얻기 어려운 매우 얇은 두께의 박막 증착이 가능하며, 균일성 또한 우수하다. 또한 대면적화가 용이하여 양산화 기술로는 다른 제조 방법들에 비해 많은 장점을 가지고 있다. 따라서 본 연구에서는 sputtering에 의해 증착한 CdS의 박막에 광투과도 등의 향상을 위하여 CMP( chemical mechanical polishing) 공정을 적용하여 표면 특성을 개선하고자 하였다. 그 기초적인 자료로서 CdS 박막의 CMP 공정 조건에 따른 연마율과 비균일도, 표면 특성 등을 ellipsometer, AFM(atomic force microscopy) 및 SEM(scanning electron microscope) 등을 활용 하여 분석하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.6.1-6.1
• /
• 2010

원자층 증착 기술 (Atomic Layer Deposition)은 기판 표면에서 한 원자층의 화학적 흡착 및 탈착을 이용한 nano-scale 박막 증착 기술이기 때문에, 표면 반응제어가 우수하며 박막의 물리적 성질의 재현성이 우수하고, 대면적에서도 균일한 두께의 박막 형성이 가능하며 우수한 계단 도포성을 확보 할 수 있다. 최근 ALD에 의한 박막증착 방법 중 플라즈마를 이용한 ALD 증착 방법에 대한 다양한 연구가 진행되고 있다. 플라즈마는 반응성이 좋은 이온과 라디컬을 생성하여 소스간 반응성을 좋게 하여, 소스 선택의 폭을 넓어지게 하고, 박막의 성질을 좋게 하며, 생산성을 높일 수 있는 장점이 있다. 그러나 플라즈마를 사용함으로써 플라즈마 내에 이온들이 가속되서 박막 증착 중에 기판 및 박막에 손상을 입혀 박막 특성을 열화 시킬 가능성이 있다. 따라서 플라즈마 발생 영역을 기판으로부터 멀리 떨어뜨린 원거리 플라즈마 원자층 공정이 개발 되었다. 이 기술은 플라즈마에서 생성된 ion이 기판이나 박막에 닫기 전에 전자와 재결합 되거나 공정 chamber에서 소멸하여 그 영향을 최소하고 반응성이 좋은 라디칼과의 반응만을 유도하여 향상된 막질을 얻을 수 있도록 하였다. 따라서 이 원거리 플라즈마 원자층 증착기술은 나노 테크놀러지 소자 개발하기 위한 나노 박막 기술에 있어서 그 활용이 점점 확대될 것이다. 그 적용으로써 리모트 플라즈마 원자층 증착 방법을 이용한 고유전 물질 개발이 있다. 반도체 소자의 고집적화 및 고속화가 요구됨에 따라 집적회로의 크기를 혁신적으로 축소하여 스위칭 속도(switching speed)를 증가시키고, 전력손실 (power dissipation)을 줄이려는 시도가 이루어지고 있다. 그 중 하나로 고유전율 절연막은 트렌지스터 소자의 스케일링 과정에 수반하여 커지는 게이트 누설 전류를 억제하기 위한 목적으로 도입되었다. 유전율이 크면 동일한 capacitance를 내는데 필요한 물리적인 두께를 늘릴 수 있어 전자의 tunneling을 억제할 수 있고 전력손실을 줄일 수 있기 때문이다. 이와 같은 고유전율 물질이 게이트 산화막으로 사용되기 위해서 높은 유전상수 열역학적 안정성, 낮은 계면 전하밀도, 낮은 EOT, 전극 물질과의 양립성 등의 특성이 요구되는데, 이에 따라 많은 유전물질에 대한 연구가 진행되었다. 기존 gata oxide를 대체하기 위한 가장 유력한 후보 재료로 주목 받고 있는 high-k 물질들로는 Al2O3, HfO2, ZrO2, La2O3 등이 있다. 본 발표에서는 ALD의 종류에 따른 기술을 소개하고 그 응용으로 고유전율 물질 개발 연구 (고유전율 산화물 박막의 증착, 고유전율 산화물의 열적 안정성 평가, Flatband 매카니즘 규명, 전기적 물리적 특성 분석)에 대해서 발표 하고자 한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.138-138
• /
• 2017

차세대 CMOS 소자의 지속적인 고직접화를 위해서는 높은 gate capacitance와 낮은 gate leakage current를 확보를 위한, 적절한 metal gate electrode와 high-k dielectric 물질의 개발이 필수적으로 요구된다. 특히, gate dielectric으로 적용하기 위한 다양한 high-k dielectric 물질 후보군 중에서, 높은 dielectric constant와, 낮은 leakage current, 그리고 Si과의 우수한 열적 안정성을 가지는 Zr silicates 또는 Hf silicates(ZrSiO4와 HfSiO4) 물질이 높은 관심을 받고 있으며, 이를 원자층 증착법을 통해 구현하기 위한 노력들이 있어왔다. 그러나, 현재까지 보고된 원자층 증착법을 이용한 Zr silicates 및 Hf silicates 공정의 경우, 개별적인 Zr(또는 Hf)과 Si precursor를 이용하여 ZrO2(또는 HfO2)과 SiO2를 반복적으로 증착하는 방식으로 Zr silicates 또는 Hf silicates를 형성하고 있어, 전체 공정이 매우 복잡해지는 문제점 뿐 아니라, gate dielectric 내에서 Zr과 Si의 국부적인 조성 불균일성을 야기하여, 제작된 소자의 신뢰성을 떨어뜨리는 문제점을 나타내왔다. 따라서, 본 연구에서는 이러한 문제점을 개선하기 위하여, 하나의 precursor에 Zr (또는 Hf)과 Si 원소를 동시에 가지고 있는 DNS-Zr과 DNS-Hf bimetallic precursor를 이용하여 새로운 ZrSiO4와 HfSiO4 ALD 공정을 개발하고, 그 특성을 살펴보고자 하였다. H2O와 O3을 reactant로 사용한 원자층 증착법 공정을 통하여, Zr:Si 또는 Hf:Si의 화학양론적 비율이 항상 일정한 ZrSiO4와 HfSiO4 박막을 형성할 수 있었으며, 이들의 전기적 특성 평가를 진행하였으며, dielectric constant 및 leakage current 측면에서 우수한 특성을 나타냄을 확인할 수 있었다. 이러한 결과를 바탕으로, bimetallic 전구체를 이용한 ALD 공정은 차세대 고성능 논리회로의 게이트 유전물질에 응용이 가능할 것으로 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.89-89
• /
• 2010

The atomic structure of Sb/Si(5 5 12)-$2{\times}1$ surface, deposited at room temperature (RT) and post-annealed, has been identified by scanning tunneling microscopy and the corresponding interface has been studied by synchrotron core-level photoemission spectroscopy. With 0.3-nm Sb deposition at RT and postannealing at $600^{\circ}C$, the surface has been facetted to (225)-$2{\times}1$ and (112)-$1{\times}1$, and its Si 2p has shown that all the Si 2p surface components have disappeared, while the single Sb-Si interfacial component has appeared. Such results indicate that all of surface Si atoms are replaced by Sb atoms and the charge is transferred from Si to passivating Sb-atoms at the top layer. With subsequent postannealing up to $700^{\circ}C$, the surface has been facetted to (113)-$2{\times}2$ and (335)-$4{\times}2$, still having Sb-Si interfacial component and partially re-exposed Si surface components. From the present study, the role of surfactant atom, Sb, as well as the thermal-stabilization of Sb-passivated high-index Si surface will be exposed. Especially, the key role of the Sb/Si(113)-$2{\times}2$, composed of Rebonded-Dimer-Rebonded atom 1D structures, for stabilization will be discussed.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.279-279
• /
• 2011

나노 입자를 이용한 비휘발성 메모리 소자의 전기적 특성 향상을 위하여 일함수가 Si 보다 큰 금속, 금속산화물, 금속 실리사이드 나노입자를 이용한 다양한 형태의 메모리 구조가 제안되어져 왔다.[1] 특히 이와 같은 나노 부유 게이트 구조에서 터널 절연막의 구조를 소자의 동작 속도를 결정하는데 이는 터널링 되어 주입되는 전자의 확률에 의존하기 때문이다. 양자 우물에 국한된 전하가 누설되지 않으면서 주입되는 전자의 터널링 확률을 증가시키기 위하여, dielectric constant 와 barrier height를 고려한 다양한 구조의 터널 절연막의 형태가 제안 되었다.[2-3] 특히 낮은 전계에서도 높은 터널링 확률은 메모리 소자의 동작 속도를 향상시킬 수 있다. 본 연구에서는 n형 Si 기판위에 Si3N4 및 HfAlO를 각각 1.5 nm 및 3 nm 로 atomic layer deposition 방법으로 증착하였으며 3~5 nm 지름을 가지는 $TiSi_2$ 및 $WSi_2$ 나노 입자를 형성한 후 컨트롤 절연막인 $SiO_2$를 ultra-high vacuum sputtering을 사용하여 20 nm 두께로 형성 하였다. 마지막으로 $200{\mu}m$ 지름을 가지는 Al 전극을 200 nm 두께로 형성하여 나노 부유 게이트 커패시터를 제작하였다. 제작된 소자는 Agilent E4980A precision LCR meter 및 HP 4156A precision semiconductor parameter analyzer 를 사용하여 전기용량-전압 및 전류-전압 특성분석을 하여 전하저장 특성 및 제작된 소자의 터널링 특성을 확인 하여 본 연구를 통하여 제작된 나노 부유 게이트 커패시터 구조가 메모리 소자응용이 가능함을 확인하였다.