• 한국통신학회논문지
• /
• 제31권12C호
• /
• pp.1297-1308
• /
• 2006

유한체상의 곱셈은 타원곡선 암호시스템의 구현에 있어 가장 중요한 연산 중 하나이다. 본 논문에서는 가우시안 정규기저를 이용하여, $GF(2^m)$상의 새로운 곱셈 알고리즘 및 VLSI 구조를 제안한다. 제안된 곱셈 알고리즘은 정규기저 원소의 대칭성이용과 계수의 인덱스 변형에 기반하며, 타원곡선 암호 시스템을 위해 NIST(National Institute of Standards and Technology) 및 IEEE 1363에서 권고하는 다섯 가지 $GF(2^m)$, $m\in${163, 233, 283, 409, 571}, 모두에 적용 할 수 있다. 제안된 곱셈알고리즘에 기만한 VLSI 구조는 기존의 $GF(2^m)$상의 정규기저 곱셈기에 비해 속도 혹은 하드웨어 면적에 있어 향상된 성능을 보인다. 또한 본 논문에서는 정규기저 원소의 기본 곱셈 행렬을 쉽게 찾을 수 있는 방법을 제시한다.

• 한국통신학회논문지
• /
• 제18권3호
• /
• pp.397-409
• /
• 1993

본 논문은 전류 모드 COMS 다치논리회로를 이용하여 CLA 방식에 의한 8비트 2진 병렬 가산기의 설계를 제안하였고, $5{\mu}m$의 표준 반도체 기술을 이용하여 시뮬레이션하였다. m치의 다치논리회로에 의한 CLA 방식의 가산기 설계시 필요한 발생캐리 $G_K$와 전달캐리 $P_K$의 검출조건을 유도하였고, 이를 4치에 적용하였다. 또한 4치 논리회로와 2진 논리회로의 결합에 의한 연산시 필요한 엔코더, 디코더, mod-4 가산회로, G_k및 P_k 검출회로, 전류-전압 변환회로를 CMOS로 설계하였다. 또한 시뮬레이션을 통해 각 회로의 동작을 검증하였으며, 다치회로의 장점을 이용한 2진 연산에 응용을 보여주었다. 순수한 2진 및 CCD-MVL에 의한 가산기와의 비교를 통해, 제안한 가산기는 1개의 LAC 발생기를 사용하여 1 level로 구성가능하며, 표준 CMOS 기술에 의한 4차 논리회로가 실현 가능하므로 다치논리회로의 유용성을 보였다.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.189-194
• /
• 2017

양자논리회로의 가역성은 정보 가역적 및 에너지 가역적 회로라는 두 가지 가역 조건을 만족할 때 실현될 수 있다. 본 논문은 다치 양자논리 회로에서 원래상태로의 정보가역성 회복에 필요한 연산 사이클을 모델링하였다. 모델링을 위해 유니터리 스위치를 산술 멱승 스위치로 사용하는 함수 임베딩 방법을 사용하였다. 양자논리회로에서 수반게이트 쌍이 대칭이면 유니터리 스위치함수가 균형함수 특성을 보임으로써 원래상태의 정보 가역성 회복에 1 사이클 연산이 소요되었다. 반대로 비대칭 구조이면 상수 함수에 의해 2 사이클 연산이 소요되었다. 본 논문은 ternary M-S 게이트로 hybrid MCT 게이트를 실현할 경우의 비대칭 구조에 따른 2 사이클 복원 문제는 비대칭 구조의 수반게이트들을 대칭구조의 수반게이트로 등가 변환하여 해결할 수 있음을 밝혔다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권3호
• /
• pp.113-123
• /
• 2007

본 논문에서는 $GF(2^m)$상의 고속 타원곡선 암호 프로세서를 제안한다. 제안한 암호 프로세서는 타원곡선 정수 곱셈을 위해 Lopez-Dahab Montgomery 알고리즘을 채택하고， $GF(2^m)$상의 산술 연산을 위해 가우시안 정규 기저(Gaussian Normal Basis: GNB)를 이용한다. 본 논문에서 구현한 타원곡선 암호 프로세서는 m=163을 선택하였으며 NIST(National Institute of Standard and Technology)에서 권고하는 5개의 $GF(2^m)$ 필드 크기 중에서 가장 작은 값으로 GNB 타입 4가 존재한다. 제안한 타원곡선 암호 프로세서는 Host Interface, Data Memory, Instruction Memory, Control로 구성되어 있으며 Xilinx XCV2000E FPGA칩을 이용하여 구현한다. FPGA 구현결과 제안된 타원곡선 암호 프로세서는 기존의 연구결과에 비해 속도에서 약 2.6배의 성능 향상을 보이며 훨씬 낮은 하드웨어 복잡도를 가진다.

• 융합신호처리학회논문지
• /
• 제11권2호
• /
• pp.125-131
• /
• 2010

본 논문은 JPEG2000 Encoder를 위한 EBCOT Tier-1의 하드웨어 구현에 관한 것이다. 2000년대 초반, JPEG의 단점을 극복하기 위해 차세대 정지영상 압축 표준으로 등장한 것이 JPEG2000이다. JPEG2000 표준은 DWT(Discrete Wavelet Transform)과 EBCOT Entropy coding 기술을 기반으로 하고 있다. 이 중 EBCOT(Embedded block coding with optimized truncation)은 JPEG2000 표준에서 실제 압축을 수행하는 가장 중요한 기술 중 하나이다. 하지만 EBCOT는 Bit-level 처리를 하기 때문에 JPEG2000 압축 과정 중 절반 정도의 연산 시간을 차지하는 단점을 가지고 있다. 그래서 이에 본 논문은 EBCOT 연산의 효율성을 높이기 위해 수정된 Context 추출 방법과 산술 부호화기 MQ- Coder를 하드웨어 구현하였다. 제안된 시스템은 Verilog-HDL로 구현되었으며 TSMC 0.25um ASIC 라이브러리로 합성한 결과, 게이트 카운트는 30,511개로 구현되었으며, 50MHz의 동작 조건을 만족한다.

• 융합신호처리학회논문지
• /
• 제9권1호
• /
• pp.54-61
• /
• 2008

본 논문에서는 디지털 신호를 실시간으로 처리하기 인한 TIQ 방식의 Flash 6-bit ADC 회로를 설계하였다. 새로운 논리회로 설계나 소자들의 근접 배치로 ADC의 속도를 향상시키는 대신에 새로운 코드를 이용하여 DSP의 처리능력을 높이도록 하였다. 제안한 코드는 ADC의 출력으로 이진수를 세공하지 않고 2와 3진법을 동시에 사용하는 Double Base Number System(DBNS)방법이다. 전압은 기존의 이진수를 표시하는 방법과 동일하지만, 밑수로 2와 3의 두개를 동시에 사용하여 합의 형태로 표현하는 방법이다. DBNS 표현법은 곱셈기와 가산기를 이용하지 않고 연산을 좌우로 이동하여 연산을 신속히 처리할 수 있다. 디지털 신호처리에서 사용하는 DBNS는 합의 수가 적도록 Canonical 표현을 구하는 알고리즘을 사용하지만, A/D 변환기에서는 Fan-In 문제가 발생하여 균일한 분포를 이루도록 하는 새로운 알고리즘을 개발하였다. HSPICE를 이용한 ADC의 시뮬레이션 결과 0.18um 공정에서 최고 동작속도는 1.6 GSPS이며 최대 소비전력은 38.71mW이였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.195-198
• /
• 2013

관심 객체의 인식 및 추적은 컴퓨터 비전 분야의 중요한 영역이다. 본 논문에서는 기존의 Mean-Shift 알고리즘의 고질적인 문제인 유사 히스토그램 분포를 가지는 객체 간 혼동 현상을 해결하는 방법을 제안한다. 피부색 필터링, 얼굴 인식, Mean-Shift 순으로 진행되는 처리 과정에서 각각의 알고리즘 블럭은 다음 진행 알고리즘의 성능을 높이는데 기여한다. 연산 오버헤드가 발생하지 않도록 추적 영역과 유사한 히스토그램 분포를 가지는 영역이 겹쳐질 때에만 화이트 픽셀의 수를 고려해 Viola-Jones 알고리즘을 실행하여 간단한 산술 연산을 통해 Mean-Shift의 수렴성을 높인다. 실험 결과 화이트 픽셀 수가 Mean-Shift의 탐색 반경에서 78%이상이 되면 Viola-Jones 알고리즘이 수행되도록 설정하였을 때 얼굴 영역 인식이 되는 경우에 한해서 객체 추적은 100% 성공하였다.

• 한국지능시스템학회논문지
• /
• 제18권4호
• /
• pp.445-450
• /
• 2008

퍼지시스템의 신뢰도를 분석하기 위해서 기존의 연구에서는 퍼지시스템의 구성요소의 신뢰도를 0과 1사이의 실수, 퍼지숫자, 신용구간, 모호집합, 구간값 퍼지집합 등으로 표현하였다. 본 논문에서 우리는 전체집합 [0, 1]에서 정의되는 구간값 모호집합을 기반으로 퍼지시스템의 신뢰도를 표현하고 분석하는 방법을 제안한다. 구간값 모호집합에서는 기존 모호집합[12, 14]의 상한과 하한을 각각 구간으로 표현한다. 그러므로 퍼지시스템의 신뢰도를 더 유연한 방법으로 표현하고 분석하는 것을 가능하게 한다. 제안한 방법은 Kumar[14]가 언급한 복잡한 퍼지 사다리꼴숫자 연간보다는 퍼지 삼각숫자의 간단한 산술연산을 사용하기 때문에 제안된 방법의 실행속도는 기존의 방법보다 실행이 더 빠르다.

• 정보처리학회논문지C
• /
• 제16C권2호
• /
• pp.199-208
• /
• 2009

최근 몇 년간, IP-TV 등 IP 기반의 방송 서비스들이 급속도로 보급되고 있다. 이러한 IP기반의 Pay-TV 서비스들은 미디어 컨텐츠를 보호하기 위한 보안 시스템을 필요로 한다. 본 논문은 IP기반의 Pay-TV 보안 시스템인 Conditional Access System을 분석하고, 현재의 Conditional Access System이 비효율적인 방식으로 그룹 키를 분배한다는 사실을 제시한다. 본 논문은 Conditional Access System의 성능을 향상시키기 위해서, 안전하고 효율적인 그룹 키 분배 프로토콜을 제안한다. 본 논문에서 제안하는 프로토콜은 간단한 사칙연산 만으로 그룹 키의 분배가 가능하다. 성능 분석 결과는 본 논문에서 제안하는 프로토콜이 Conditional Access System보다 효율적이라는 것을 보여준다. 뿐만아니라, 본 논문에서 제안하는 프로토콜에서는 그룹 키를 분배하는 과정에서 서버와 단말 둘만이 공유하게 되는 비밀 값을 쉽게 획득할 수 있다. 이 비밀 값은 서버와 단말이 공유하고 있는 마스터 키를 대체할 수 있으며, 이는 마스터 키의 반복된 사용에 의해 발생되는 공격들로부터 시스템을 안전하게 보호한다.

• 한국통신학회논문지
• /
• 제28권12A호
• /
• pp.1009-1018
• /
• 2003

본 논문에서는 OFDM (Orthogonal Frequency-Division Multiplexing)방식을 적용하는 ITS (Intelligent Traffic System) 시스템에서 페이딩 채널을 보상하기 위한 새로운 기법을 제안한다. 기존의 방법과는 달리 파일럿 채널을 이용한 채널 보상 회로에 나눗셈이 없고 간단한 구조의 성능을 저하시키기 않은 알고리즘을 제안하여 회로의 동작 속도와 크기에서 이점을 얻는다. 또한 제안한 회로는 빠른(fast) 페이딩에서 생긴 왜곡을 먼저 보상하고 채널과 심벌의 간섭을 단일 탭 등화기로 제거하여 이중 채널 보상 효과를 얻는다. 모든 알고리즘은 디지털 시스템 구현에 적합하게 제시되고 검증된다. 본 논문의 채널 보상 방법으로 하드웨어 구현 시 사이즈가 20%감소하며. 16-QAM (16-Quadrature Amplitude Modulation)방식의 ITS모뎀에 적용 시 SNR (Signal-to-Noise Rate)이 l0dB 이하에서 3dB정도 BER (Bit Error Rate)이 개선된 결과를 얻었다.