• 한국재료학회지
• /
• 제12권5호
• /
• pp.382-386
• /
• 2002

We studied growth and characterization of $SrBi_2Ta_2O_9$ (SBT) thin films fabricated by low temperature process under vacuum and/or oxygen ambient. A metal organic decomposition (MOD) method based on a spin-on technique and annealing process using a rapid thermal annealing (RTA) method was used to prepare the SBT films. The crystallinity of a ferroelectric phase of SBT thin films is related to the oxygen partial pressure during RTA process. Under an oxygen partial pressure higher than 30 Torr, the crystallization temperature inducing the ferroelectric SBT phase can be lowered to $650^{\circ}C$. Those films annealed at $650^{\circ}C$ in vacuum and oxygen ambient showed good ferroelectric properties, that is, the memory window of 0.5~0.9 V at applied voltage of 3~7 V and the leakage current density of 1.80{\times}10^{-8}$ A/$\textrm{cm}^2$ at an applied voltage of 5V. In comparison with the SBT thin films prepared at 80$0^{\circ}C$ in $O_2$ ambient by furnace annealing process, the SBT thin films prepared at $650^{\circ}C$ in vacuum and oxygen ambient using the RTA process showed a good crystallization and electrical properties which would be able to apply to the virtul device fabrication precess.

• 한국진공학회지
• /
• 제6권4호
• /
• pp.326-336
• /
• 1997

트랜지스터의 소오스/드레인 접합 특성에 가장 큰 영향을 미치는 인자는 이온 주입 시 발생한 실리콘 내에 발생한 결합이라는 사실에 착안하여, 기존 소오스/드레인 접합 형성 공정과 다른 새로운 방식을 도입하여 이온 주입에 의해 생긴 결함의 제어를 통해 고품질 초 저접합 $p^+$-n접합을 형성하였다. 기존의 $p^+$소오스/드레인 접합 형성 공정은 $^{49}BF_2^+$ 이온 주입 후 층간 절연막들인 TEOS(Tetra-Ethyl-Ortho-Silicate)막과 BPSG(Boro-Phospho-Silicate-Glass)막을 증착 후 BPSG막 평탄화를 위한 furnace annealing 공정으로 진행된다. 본 연구에서는 이러한 기존 공정과는 달리 층간 절연막 증착 전 저온 RTA첨가 방법, $^{49}BF_2^+$와 $^{11}B^+$ 을 혼합하여 이온 주입하는 방법, 그리고 이온 주입 후 잔류 산화막을 제거하고 MTO(Medium temperature CVD oxide)를 증착하는 방법을 제시하 였으며, 각각의 방법은 모두 이온 주입에 의한 실리콘 내 결합 농도를 줄여 기존의 방법보 다 더 우수한 양질의 초 저접합을 형성할 수 있었다.

• 한국진공학회지
• /
• 제5권4호
• /
• pp.348-353
• /
• 1996

CdS/ITO/glass 기판위에 다결정 CdTe 박막을 진공증착법으로 제조한 후 급속열처리하여 열처리 온도와 가스분위기가 CdTe의 박막의 물성과 전지특성에 미치는 효과를 연구하였다. $450^{\circ}C$에서 $550^{\circ}C$까지 공기중 급속열처리한 경우 박막은 EDX 조성분석결과 화학양론비를 유지하였고 표면성분비는 Cd-rich 상태였으나 전처리후 저저항 contact 제조에 유리한 Te-rich 상태로 변화되었다. TEM과 micro-EDX 결과 급속열처리 전후 모두 CdTe는 주상정구조가 관찰되었고 열처리동안 CdTe내로 확산된 S의 양이 로열처리와 비교하여 매우 적음을 알 수 있었다. 급속열처리 온도가 가스분위기 조건 중 공기 중에서 $550^{\circ}C$ 열처리하였을 때 가장 우수한 태양전지효율을 나타내었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1993년도 춘계학술발표회
• /
• pp.62-63
• /
• 1993

Salicide(Self-aligned) CoSi$_2$의 형성을 알아보기 위하여, 단결정 실리콘 기판내에 불순물 주입에 따른 실리사이드의 형성영향을 알아보는, As,BF$_2$를 주입 한 시편과, 코발트와 SiO$_2$를 증착한 시편을 준비하였다. RF sputtering 방식으로 각각의 기판위에 코발트를 증착 한 후 Rapid Thermal Annealing(RTA) 온도 400-100$0^{\circ}C$영역에서 20초 동안 열처리 하였다. RTA 온도 80$0^{\circ}C$에서 비저항이 약 18$\mu$$\Omega$-cm정도의 CoSi$_2$를 형성 시켰으며 SEM 과 $\alpha$-step 으로 확인된 Si 기판과 코발트 실리사이드의 계면 roughness 및 surface roughness는 우수하였고, CoSi$_2$의 두께 증가에 따른 실리콘 소모량의 증가에 따라 기판내에 있던 As,BF$_2$ 이온들이 실리사이드내로 재분포 되는 현상을 보였다.CoSi$_2$/Si 계면간의 열적안정성은 $N_2$분위기로 30분간 Furnace Annealing 온도 100$0^{\circ}C$까지 CoSi$_2$의 응집화 현상이 일어나지 않았다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.140-140
• /
• 2010

Non-mass analyzed ion shower doping (ISD) technique with a bucket-type ion source or mass-analyzed ion implantation with a ribbon beam-type has been used for source/drain doping, for LDD (lightly-doped-drain) formation, and for channel doping in fabrication of low-temperature poly-Si thin-film transistors (LTPS-TFT's). We reported an abnormal activation behavior in boron doped poly-Si where reverse annealing, the loss of electrically active boron concentration, was found in the temperature ranges between $400^{\circ}C$ and $650^{\circ}C$ using isochronal furnace annealing. We also reported reverse annealing behavior of sequential lateral solidification (SLS) poly-Si using isothermal rapid thermal annealing (RTA). We report here the importance of implantation conditions on the dopant activation. Through-doping conditions with higher energies and doses were intentionally chosen to understand reverse annealing behavior. We observed that the implantation condition plays a critical role on dopant activation. We found a certain implantation condition with which the sheet resistance is not changed at all upon activation annealing.

• 한국재료학회지
• /
• 제18권10호
• /
• pp.552-556
• /
• 2008

Modified thermal annealing was applied to the activation of the polycrystalline silicon films doped as p-type through implantation of $B_2H_6$. The statistical design of experiments was successfully employed to investigate the effect of rapid thermal annealing on activation of polycrystalline Si doped as p-type. In this design, the input variables are furnace temperature, power of halogen lamps, and alternating magnetic field. The degree of ion activation was evaluated as a function of processing variables, using Hall effect measurements and Raman spectroscopy. The main effects were estimated to be furnace temperature and RTA power in increasing conductivity, explained by recrystallization of doped ions and change of an amorphous Si into a crystalline Si lattice. The ion activation using rapid thermal annealing is proven to be a highly efficient process in low temperature polycrystalline Si technology.

• 전자공학회논문지D
• /
• 제35D권3호
• /
• pp.46-55
• /
• 1998

This stud demonstrates the profiles of heavy ions (As, Sb) in silicon by high energy (1~10 MeV) implantation. Implanted profiles were measured by SIMS (Cameca 4f) and compared with simulation results (TRIM) program and analytical description method using Pearson function). The experimental results have a little bit deviation with simulation data in the case of As high energy implatation. But in the case of Sb, the experimental results are in good agreement with TRIM data. SIMS profiles are perfectly fitted with a analytical description method only using one pearson function in Sb implantation. but in the case of As, fitted profilesshow with a little bit deviations by channeling effects of SIMS profiles. Thermal annealing for electrical activation of implanted ions was carried out by furnace annealing and RTA(Rapid Thermal Annealing). Concentration-depth profile after heat treatement were measured by SR(Spreading Resistance) method.

• 한국표면공학회지
• /
• 제33권2호
• /
• pp.101-106
• /
• 2000

SOI (Silicon-On-Insulator) substrates were fabricated with varying annealing temperature of $25-660^{\circ}C$ by a linear annealing method, which was modified RTA process using a linear shape heat source. The annealing method was applied to Si ∥ $SiO_2$/Si pair pre-contacted at room temperature after wet cleaning process. The bonding strength of SOI substrates was measured by two methods of Razor-blade crack opening and direct tensile test. The fractured surfaces after direct tensile test were also investigated by the optical microscope as well as $\alpha$-STEP gauge. The interface bonding energy was 1140mJ/m$^2$ at the annealing temperature of $430^{\circ}C$. The fracture strength was about 21MPa at the temperature of $430^{\circ}C$. These mechanical properties were not reported with the conventional furnace annealing or rapid thermal annealing method at the temperature below $500^{\circ}C$. Our results imply that the bonded wafer pair could endure CMP (Chemo-Mechanical Polishing) or Lapping process without debonding, fracture or dopant redistribution.

• 한국전기전자재료학회논문지
• /
• 제30권5호
• /
• pp.276-283
• /
• 2017

A polysilicon-based metal-semiconductor-metal (MSM) photodetector was fabricated by means of our new methods. Its photoresponse characteristics were analyzed to see if it could be applied to a sensor system. The processes on which this study focused were an alloy-annealing process to form metal-polysilicon contacts, a post-annealing process for better light absorption of as-deposited polysilicon, and a passivation process for lowering defect density in polysilicon. When the alloy annealing was achieved at about $400^{\circ}C$, metal-polysilicon Schottky contacts sustained a stable potential barrier, decreasing the dark current. For better surface morphology of polysilicon, rapid thermal annealing (RTA) or furnace annealing at around $900^{\circ}C$ was suitable as a post-annealing process, because it supplied polysilicon layers with a smoother surface and a proper grain size for photon absorption. For the passivation of defects in polysilicon, hydrogen-ion implantation was chosen, because it is easy to implant hydrogen into the polysilicon. MSM photodetectors based on the suggested processes showed a higher sensitivity for photocurrent detection and a stable Schottky contact barrier to lower the dark current and are therefore applicable to sensor systems.

• 한국재료학회지
• /
• 제5권1호
• /
• pp.42-54
• /
• 1995

$Ta_2O_5$박막은 고유전율의 특성으로 차세대 DRAM캐패시터 물질로 유망받고 있는 물질이다. 본 연구에서는 p-type(100)Si 웨이퍼 위에 열 MOCVD 방법으로 $Ta_2O_5$박막을 성장시켰으며 기판온도, 버블러 온도, 반응압력의 조업조건이 미치는 영향을 고찰하엿다. 증착된 박막은 SEM, XRD, XPS, FT-IR, AES, TEM, AFM을 이용하여 분석하였으며 질소나 산소 분위기의 furnace 열처리 (FA)와 RTA(Rapid Thermal Annealing)를 통하여 열처리 효과를 살펴보았다. 반응온도에 따른 증착속도는 300 ~ $400 ^{\circ}C$ 범위에서 18.46kcal/mol의 활성화 에너지를 가지는 표면반응 율속단계와 400 ~ $450^{\circ}C$ 범위에서 1.9kcal/mol의 활성화 에너지를 가지는 물질전단 율속단계로 구분되었다. 버블러 온도는 $140^{\circ}C$일때 최대의 증착속도를 보였다. 반응압력에 따른 증착속도는 3torr에서 최대의 증착속도를 보였으나 굴절율은 0.1-1torr사이에 $Ta_2O_5$의 bulk값과 비슷한 2.1정도의 양호한 값이 얻어졌다. $400^{\circ}C$에서 층덮힘은 85.71%로 매우 양호하게 나타났으며 몬테카를로법에 의한 전산모사 결과와의 비교에 의해서 부착계수는 0.06으로 나타났다. FT-IR, AES, TEM 분석결과에 의하여 Si와 $Ta_2O_5$ 박막 계면의 산화막 두께는 FA-$O_{2}$ > RTA-$O_{2}$ ~ FA-$N_{2}$ > RTA-$N_{2}$ 순으로 성장하였다. 하지만 질소분위기에서 열처리한 박막은 산소분위기의 열처리경우에 비해 박막내의 산소성분의 부족으로 인한 그레인 사이의 결함이 많이 관찰되었다.