• 제목/요약/키워드: Amplitude modulation

검색결과 611건 처리시간 0.024초

고속 디지털 샘플러 기술을 이용한 저전력, 저복잡도의 초광대역 임펄스 무선 통신시스템 신호처리부 연구 (Study on signal processing techniques for low power and low complexity IR-UWB communication system using high speed digital sampler)

  • 이순우;박영진;김관호
    • 대한전자공학회논문지TC
    • /
    • 제43권12호
    • /
    • pp.9-15
    • /
    • 2006
  • 본 논문에서는 저전력, 저복잡도 시스템 구현이 가능한 noncoherent IR-UWB (Impulse-radio-based Ultra Wideband: IR-UWB) 무선 통신 시스템을 위한 신호처리부 기술을 제안한다. 제안된 시스템은 OOK(On Off Keying) 변복조 기법을 사용하며, 에너지 검출 기반으로 임펄스 신호를 복원하는 Noncoherent 방식을 사용한다. 특히, 극초단의 펄스 신호를 디지털 신호로 변환하기 위하여 상대적으로 낮은 기준 클럭을 이용하여 나노초 펄스를 검출해 내는 새로운 고속 디지털 샘플러 기술을 제안한다 또한, 데이터 프레임 송수신을 위하여 Turyn 코드를 사용하였으며, 에러 정정을 위하여 길쌈코드를 사용하였고, 수신부에서는 비터비 디코더를 사용하였다 제안된 Noncoherent IR-UWB 시스템의 신호처리부 검증을 위하여, 근거리 고음질의 MP3 데이터 전송 시스템을 설계하였다. 제안된 신호처리부 기술은 FPGA 레벨에서 실제 구현하였으며 각각의 기능 동작을 검증하였다.

Six-Port 직접 변환을 이용한 QPSK 수신기 설계 및 제작 (Design and Implementation of QPSK Receiver Using Six-Port Direct Conversion)

  • 양우진;김영완
    • 한국전자파학회논문지
    • /
    • 제18권1호
    • /
    • pp.15-23
    • /
    • 2007
  • 본 논문에서는 six-port 위상 상관기와 신호 검파부 그리고 I 및 Q 채널 신호를 복조하는 간단한 구조를 갖는 six-port 직접 변환 QPSK 수신기를 설계하고 제작하였다. Six-port 위상 상관기의 출력 단자간 출력 위상 신호를 해석하고, 출력 단자 신호 간 $90^{\circ}C$ 위상 관계로부터 QPSK신호를 복조하는 간단한 회로의 직접 변환 수신기 구조를 갖는다. Six-port 위상 상관기는 $90^{\circ}C$ 하이브리드 branch line 및 전력 분배기를 가지며, $11.7{\sim}12.0\;GHz$ 주파수 대역에서 설계된 six-port 위상 상관기의 출력 신호는 $^{\circ}$ 이내의 양호한 위상 오차 특성을 갖는다. 또한 직접 변환 수신기 구성 소자간 양호한 정합도 및 진폭 특성에 의해 약 $5^{\circ}$ 이내의 위상 오차를 갖는 I, Q 데이터를 복원하였다.

OFDM 전송시스템의 새로운 채널 보상 및 등화 기법 (A Novel Channel Compensation and Equalization scheme for an OFDM Based Modem)

  • 서정현;이현;정차근;조경록
    • 한국통신학회논문지
    • /
    • 제28권12A호
    • /
    • pp.1009-1018
    • /
    • 2003
  • 본 논문에서는 OFDM (Orthogonal Frequency-Division Multiplexing)방식을 적용하는 ITS (Intelligent Traffic System) 시스템에서 페이딩 채널을 보상하기 위한 새로운 기법을 제안한다. 기존의 방법과는 달리 파일럿 채널을 이용한 채널 보상 회로에 나눗셈이 없고 간단한 구조의 성능을 저하시키기 않은 알고리즘을 제안하여 회로의 동작 속도와 크기에서 이점을 얻는다. 또한 제안한 회로는 빠른(fast) 페이딩에서 생긴 왜곡을 먼저 보상하고 채널과 심벌의 간섭을 단일 탭 등화기로 제거하여 이중 채널 보상 효과를 얻는다. 모든 알고리즘은 디지털 시스템 구현에 적합하게 제시되고 검증된다. 본 논문의 채널 보상 방법으로 하드웨어 구현 시 사이즈가 20%감소하며. 16-QAM (16-Quadrature Amplitude Modulation)방식의 ITS모뎀에 적용 시 SNR (Signal-to-Noise Rate)이 l0dB 이하에서 3dB정도 BER (Bit Error Rate)이 개선된 결과를 얻었다.

레일레이 페이딩 채널에서 고정적 다중사용자 중첩 전송에 대한 심벌 오차율 성능 분석 (Symbol Error Rate Analysis for Fixed Multi-User Superposition Transmission in Rayleigh Fading Channels)

  • 이인호
    • 한국정보통신학회논문지
    • /
    • 제22권10호
    • /
    • pp.1379-1385
    • /
    • 2018
  • 기존의 다중사용자 중첩 전송은 순시 채널 전력의 조건에 따라 데이터 심벌의 전력 할당 계수와 사용자별 수신 신호 처리 방법을 결정한다. 그러나 순시 채널 전력의 이용은 시스템의 복잡도를 증가시킬 수 있기 때문에 본 논문에서는 평균 채널 전력을 이용하는 고정적 다중사용자 중첩 전송을 고려한다. 고정적 다중사용자 중첩 전송 기법은 시간에 따라 느리게 변화하는 평균 채널 전력의 조건을 기반으로 데이터 심벌의 전력 할당 계수와 사용자별 수신 신호 처리 방법을 결정하기 때문에 시스템 복잡도를 감소시킬 수 있다. 본 논문에서는 고정적 다중사용자 중첩 전송에 대한 평균 심벌 오차율을 분석한다. 특히, 레일레이 페이딩 채널을 가정하여 M-ary 직교 진폭 변조에 대한 평균 심벌 오차율의 표현식을 유도한다. 또한, 수치적 결과를 통하여 열악한 채널 환경에 있는 사용자에서 고정적 다중사용자 중첩전송과 기존의 다중사용자 중첩 전송의 평균 심벌 오차율 성능이 유사함을 보였다.

비대칭 차동 인덕터를 이용한 2.4-GHz 선형 CMOS 전력 증폭기 (Differential 2.4-GHz CMOS Power Amplifier Using an Asymmetric Differential Inductor to Improve Linearity)

  • 장성진;이창현;박창근
    • 한국정보통신학회논문지
    • /
    • 제23권6호
    • /
    • pp.726-732
    • /
    • 2019
  • 본 연구에서는 차동 구조의 고주파 증폭기를 위한 비대칭 차동 인덕터를 제안하였다. 제안 된 비대칭 차동 인덕터는 증폭기 내 차동 신호 간 위상 오차를 완화하기 위한 것으로서, 차동 인덕터에 형성되는 Center-tap의 위치를 조정하여, 전력 증폭기를 구성하는 구동 증폭기의 차동 신호에서 바라보이는 임피던스가 동일하게 형성 되도록 하였다. 이를 통하여 기존 차동 인덕터를 사용하는 경우 대비 AM-to-AM 및 AM-to-PM 왜곡이 완화됨을 확인 하였다. 제안하는 비대칭 차동 인덕터의 효용성을 확인하기 위하여 180-nm RFCMOS 공정을 이용하여 2.4-GHz CMOS 전력 증폭기를 설계하였으며, EVM 5% 기준 20 dB의 전력 이득과 17 dBm의 최대 선형 출력 전력을 얻었다.

평형곤을 모사한 생체모방형 구동부 일체형 각속도 센서 (Biomimetic Gyroscope Integrated with Actuation Parts of a Robot Inspired by Insect Halteres)

  • 정민기;김지수;장서형;이태재;심형보;고형호;조규진;조동일
    • 제어로봇시스템학회논문지
    • /
    • 제22권9호
    • /
    • pp.705-709
    • /
    • 2016
  • Micro-electro-mechanical systems (MEMS) gyroscopes are widely used in various robot applications. However, these conventional gyroscopes need to vibrate the proof mass using a built-in actuator at a fixed resonance frequency to sense the Coriolis force. When a robot is not moving, the meaningless vibration of the gyroscope wastes power. In addition, this continuous vibration makes the sensor vulnerable to external sound waves with a frequency close to the proof-mass resonance frequency. In this paper, a feasibility study of a new type of gyroscope inspired by insect halteres is presented. In dipterous insects, halteres are a biological gyroscope that measures the Coriolis force. Wing muscles and halteres are mechanically linked, and the halteres oscillate simultaneously with wing beats. The vibrating haltere experiences the Coriolis force if the insect is going through a rotational motion. Inspired by this haltere structure, a gyroscope using a thin mast integrated with a robot actuation mechanism is proposed. The mast vibrates only when the robot is moving without requiring a separate actuator. The Coriolis force of the mast can be measured with an accelerometer installed at the tip of the mast. However, the signal from the accelerometer has multiple frequency components and also can be highly corrupted with noise, such that raw data are not meaningful. This paper also presents a suitable signal processing technique using the amplitude modulation method. The feasibility of the proposed haltere-inspired gyroscope is also experimentally evaluated.

다중신호레벨튜닝 기법을 사용한 Mode S 확장스퀴터 수신기의 복조부 설계 및 구현 (The Design and Implementation of Mode S Extended Squitter Demodulator with Multi-signal Level Tuning Method)

  • 신희성;윤준철;서종덕;최상방
    • 한국정보통신학회논문지
    • /
    • 제19권3호
    • /
    • pp.697-707
    • /
    • 2015
  • 본 논문은 CNS/ATM의 감시 기술 중 하나인 ADS-B 1090ES 시스템의 수신기 복조부 설계 및 구현에 대한 연구를 하였다. 연구된 복조부는 국제 기술문서 RTCA DO-260B와 EUROCAE ED-129에서 요구하는 모든 성능을 만족하며, 수신감도, 다이내믹 레인지 등의 성능 향상을 위하여 기존에 다중 진폭 샘플 복조 방식 중 베이스라인 다중 샘플 기술을 적용한 단일신호처리 기법을 제안하였다. 또한, 다중신호레벨튜닝 기법을 제안하여 단일신호처리 기법의 단점을 보완하고 송신출력 편차 및 수신기 하드웨어 제작 공정에 따른 균일하지 못한 수신 감도 레벨 차이에 대한 수신율 저하 문제를 최소화 하였다. 측정 결과 제안된 기법을 적용한 수신기는 다이내믹 레인지 0~-87dBm의 성능과 MTL -90dBm이 측정되었다. 이 결과는 ADS-B 1090ES 지상수신 장비의 국제 기술기준에서 요구하는 기준보다 -3dBm 낮은 우수한 성능을 나타냈으며, 이와 유사한 변조방법을 사용하는 시스템에 널리 응용이 가능할 것으로 사료된다.

Inmarsat M4 시스템 수신기를 위한 16-QAM Carrier Recovery Loop 설계 (Design of a 16-QAM Carrier Recovery Loop for Inmarsat M4 System Receiver)

  • 장경덕;한정수;최형진
    • 한국통신학회논문지
    • /
    • 제33권4A호
    • /
    • pp.440-449
    • /
    • 2008
  • 본 논문에서는 Inmarsat M4 시스템의 수신기의 실제 구현에 적합한 16-QAM (Quadrature Amplitude Modulation) carrier recovery loop를 제안한다. Inmarsat M4 시스템 규격에서 권고하는 frequency tolerance는 ${\pm}924\;Hz$ (Signal bandwidth: 33.6 kHz) 로서 이러한 상대적으로 큰 주파수 옵셋 환경에서 안정된 동작이 가능한 carrier recovery loop 설계가 요구된다. 일반적인 PLL(Phase Locked Loop) 만을 이용한 carrier recovery loop는 상대적으로 큰 주파수 옵셋 환경에서 안정적인 성능을 보장할 수 없으며, 이에 따라 본 논문에서는 상대적인 주파수 옵셋이 큰 환경에서도 안정적이 동작이 가능한 Inmarsat M4 시스템을 위한 carrier recovery loop 루프를 제안한다. 제안된 carrier recovery loop는 우선 carrier recovery 이전에 UW 신호 detection 을 위해 주파수 옵셋에 강인한 differential filter 기반의 noncoherent 방식의 detector를 이용하여 UW detection을 수행하였으며, 이후 초기 주파수 옵셋 포착을 위해 UW(Unique Word) 신호를 이용한 차동 방식의 CP(Cross Product)-AFC를 적용하였다. 또한 일반적으로 알려진 16-QAM NDA (Non Data Aided) 방식 대신 안정적인 jitter 성능을 위하여 16-QAM DD(Decision Directed) 방식의 PLL 을 적용하여 위상 추적을 수행하였으며, 성능 검증을 통해 제안된 16-QAM carrier recovery loop가 만족스러운 성능과 신뢰성 있는 동작이 가능함을 입증하였다.

전력 증폭기의 선형화를 위한 Canonical Piecewise-Linear 모델 기반의 디지털 사전왜곡기 (A Canonical Piecewise-Linear Model-Based Digital Predistorter for Power Amplifier Linearization)

  • 서만중;심희성;임성빈;홍승모
    • 대한전자공학회논문지TC
    • /
    • 제47권2호
    • /
    • pp.9-17
    • /
    • 2010
  • 최근 들어, 차세대 무선 광대역 통신 시스템의 전송 방식으로 큰 관심을 받고 있는 OFDM (Orthogonal Frequency Division Multiplexing) 시스템은 다수 반송파 전송의 특수한 형태로 볼 수 있으며 하나의 데이터열이 보다 낮은 데이터 전송률을 갖는 부반송파를 통해 전송된다. OFDM을 사용하는 중요한 이유 중 하나는 OFDM을 사용하면 주파수 선택적 페이딩이나 협대역 간섭에 대한 강건함이 증가하기 때문이다. 하지만 출력 신호의 크기가 Rayleigh 분포를 갖기 때문에 무선 통신 환경에서 SSPA (Solid State Power Amplifier)와 같은 고출력 증폭기 (High Power Amplifier; HPA)의 비선형 특성으로 인하여 단일 반송파 전송 방식보다 심각한 비선형 왜곡이 발생하게 된다. 본 논문에서는 OFDM 신호의 높은 PAPR (Peak-to-Average Power Ratio)과 HPA의 비선형성에 의한 신호의 왜곡과 스펙트럼의 확산을 방지하기 위해 canonical piecewise-linear (PWL) 모델 기반의 디지털 사전왜곡기를 제안한다. 제안된 사전왜곡기의 성능평가를 위해 AWGN (Additive White Gaussian Noise) 채널 하에서 QPSK, 16-QAM, 64-QAM 변조 방식을 이용하고, 1024-point FFT/IFFT로 구현된 OFDM 시스템에 대한 모의실험을 실시한 결과, 비트오율과 비선형성 개선측면에서 우수한 성능을 나타내었다.

FPGA를 이용한 유도 전동기의 디지털 전류 제어 시스템 구현 (Implementation of the Digital Current Control System for an Induction Motor Using FPGA)

  • 양오
    • 전자공학회논문지C
    • /
    • 제35C권11호
    • /
    • pp.21-30
    • /
    • 1998
  • 본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.

  • PDF