• 한국컴퓨터정보학회논문지
• /
• 제7권3호
• /
• pp.80-91
• /
• 2002

ATM 네트워크의 목적은 다양한 네트워크의 접속을 지원하는 것이다. ATM 망에서 ABR 서비스는 CBR, VBR에 할당된 전송률을 제외한 나머지를 이용해서 데이터를 전송한다. 오디오 또는 비디오 데이터와 같이 실시간 전송이 필요한 서비스들은 전송지연이 제한되는 CBR이나 VBR 트래픽을 이용하여 제공할 수 있지만, 이런 경우에는 전체 전송률을 효과적으로 사용하지 못하는 단점이 있다. 따라서 본 논문에서는 ABR 스위치의 스위치 알고리즘인 ERICA(Explicit Rate Indicate Avoidance) 스위치 방식과 EPRCA(Enhanced Proportional Rate Control Algorithm) 스위치 방식의 성능을 평가하기 위하여 시뮬레이션을 수행하였다. 시뮬레이션의 평가 기준으로 과도상태와 정상상태에서 각 송신원에서의 전송률(ACR:Allowed Cell Rate)의 변화, 큐 길이, 링크 대역폭 이용률과 전송률의 공평성 여부를 사용하였다. 실험결과 EPRCA 스위치 방식은 ERICA 방식보다 뛰어난 반응 특성을 나타내는 결과를 얻을 수 있었으며, 안정성과 페어웨어 특성은 ERICA 스위치 방식이 EPRCA 스위치 방식보다 우수한 결과를 얻을 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제6권1호
• /
• pp.74-81
• /
• 2001

본 논문에서는 ATM 스위치를 사용한 고속 라우터의 구조를 고찰하고 시뮬레이션을 통하여 고속ATM 라우터의 성능을 분석하였다. ATM 스위치를 사용한 고속 ATM 라우터는 플로우(flow)로 정의된 패킷에 대하여 라우터의 처리과정을 생략하고 ATM 스위치를 사용하여 IP 패킷을 처리하기 때문에 라우터의 부하를 줄일 수 있다. 성능 분석을 위한 시뮬레이션에서는 고속 ATM 라우터의 성능 파리미터인 라우팅 시간(routing time: RT), 플로우 테이블 크기 (flow table size : FS), 플로우 리스트 유지시간(flow live time: FT)과 입력 회선 효율을 변화시키면서 라우터의 버퍼 크기를 고찰하였다. 본 논문의 결과는 네트워크를 Upgrade 하거나 ATM 스위치를 이용하여 고속 ATM 라우터를 구현할 때 장비의 적합성을 분석할 수 있는 자료로 사용될 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.265-268
• /
• 1998

This paper evaluates the VSN(Virtual switch Network) characteristics in the internal call processing of IMT-2000 switching system, which is composed of VSN instead of ATM switch network. In results, internal call establishment delay is increased approximately 5.4msec than the conventional ATM switching system. The evaluated condition is the load 0.8, and the 100km distance between VSNs. It is confirmed that the VSN has the potentiality in the practical implementation.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.390-393
• /
• 2003

본 논문에서는 ATM 교환기의 스위치 패브릭을 효과적이고, 빠르게 중재할 수 있는 Cell 스케줄링 알고리즘의 구현에 대해 연구한다. 본 논문에서 설계하는 ATM 셀 스케줄러는 iSLIP 알고리즘을 기본으로 하고 있으며, 이의 고속 구현에 대해 연구한다. 구현되는 셀 스케줄러는 random uniform 트래픽에 대해 100%에 수렴하는 스케줄링 성능을 제공하고 있다. 따라서 본 연구에서는 기본적인 스케줄러의 구조를 제안하고, 이를 HDL로 모델하여 동작 수준 및 타이밍 시뮬레이션을 완료하였다. 그리고 본 논문에서 설계된 셀 스케줄러는 8 포트를 지원하도록 설계하였으며, 이를 기반으로 하여 32 포트로 확장할 수 있다. 8 포트를 지원하는 스케줄러는 grant 및 accept 스테이지를 각각 2단 파이프라인 방식으로 설계하였다.

• 전자공학회논문지S
• /
• 제34S권11호
• /
• pp.25-33
• /
• 1997

The end-to-end rate-based control mechanism is used for the flow control of the ABR service to allow much more flexibility in ATM switching system. To accommodate the ABR service effciently many algorithms such as EFCI, EPRCA, ERICA, and CAPC2 have been proposed for the switch algorithm. ABR cells and related RM cells are received at the ATM switch fabric transparently without any processing. And then cells received from the traffic source are queued in the ABR buffer of switching system. The ABR buffer usually has some thresholds for easy congestion control signal transmission. Whatever we use, therefore, these can be many ABR traffic control algorithms to implement the ABR transfer capability. The genertion of congestion indicate signal for ABR control algorithms is determined by ABR buffer satus. And ABR buffer status is determined by ABR cells transfer ratio in ATM switch fabrics. In this paper, we presented the functional structures for control of the ABR traffic capability, proposed the readout scheduling, cell slot allocation of output link and the buffer allocation model for effective ABR traffic guranteeing with considering CBR/VBR traffics in ATM switch. Since the proposed readout scheduling scheme can provide more avaliable space to ABR buffer than existing readout scheduling scheme, generation rate of a SEND signal, that is, BCN signal in destination node can be increased for ABR call connection. Therefore, the proposed scheme, in this paper, can be appropriate as algorithm for effective ABR traffic service on output link of ATM switching node.

• 한국통신학회논문지
• /
• 제25권1A호
• /
• pp.56-63
• /
• 2000

본 논문에서는 분산망의 일종인 GSN에 기반한 ATM 교환기를 제안한다. 원하는 셀 손실율을 얻기 위해서 여러 장의 GSN을 병렬적으로 배치하고 인접한 GSN에서 동일한 위치의 교환 소자간에 연결선을 가지는 Weaved GSN 구조를 제안한다. Weaved GSN은 단순히 여러 장의 GSN을 병렬화하는 것보다 지연 시간과 hardware complexity 면에서 뚜렷한 향상을 보인다. 균일한 독립적인 traffic을 가정하고 이론적 분석과 모의 실험의 결과들을 통하여, WGSN이 지금까지 제안된 반얀망에 기반한 다른 교환기 구조에 비하여 향상된 수율과 셀 손실율을 얻을 수 있음을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제7권2호
• /
• pp.115-123
• /
• 2002

본 논문은 중재기가 제공되는 새로운 타입의 입출력 버퍼 ATM스위치를 제안하고 다양한 트래픽 상태하에서 그 성능을 연구하였다. 제안된 스위치는 PRI 신호를 제어할 수 있는 중재기의 구조와 특성을 최대한 활용하기 위한 목적으로 설계되었다. 제안된 스위치의 기본적인 목적은 간단한 입력 버퍼 스위치에 발생하는 HOL블록킹 현상을 제거 또는 적어도 최소화하는 것이다. 여러 가지 HOL 중재 알고리즘들이 이러한 목적으로 논문을 통해 제안되었다. 제안된 스위치에서는 중재기와 출력단에 버퍼를 이용하여 HOL 블록킹 현상의 억제를 효과적인 방식으로 시도하였다. 중재기는 다수의 잘 알려진 HOL 조정 알고리즘 중에서 Three Phase Algorithm을 사용하도록 설계되었다. 제안된 스위치는 REQ신호를 통하여 우선 전송의 제어를 요청, 이 신호를 중재기로 전송함으로써 중재기는 입력 버퍼로부터 전송된 신호를 제어한다. 컴퓨터 시뮬레이션 결과는 균일 트래픽 상태하에서 제안된 스위치의 효과를 설명하기 위해 제공하였다.

• 한국컴퓨터정보학회논문지
• /
• 제11권1호
• /
• pp.157-165
• /
• 2006

본 논문에서는 출력 버퍼형 탠덤크로스포인터 멀티캐스트 ATM 스위인 MTCOS 스위치를 제안한다. MTCOS 스위치는 라우팅 구조가 간단한 다수의 크로스포인터 스위치 패브릭으로 구성된 TCSF와 효율적 멀티캐스팅을 위한 집중화기 출력 버퍼로 구성된다. TCSF는 셀프 라우팅 크로스바 스위치가 갖는 셀 지연 편차 문제를 개선하고, 또한 하나의 입력에서 다수 출력 포트들로 다수의 동시 경로를 제공하며, 간단한 소프트웨어적 설정을 통해 다중 채널 스위칭을 제공하며, 확장성, 고성능, 모듈화 특성을 갖는다. MTCOS에서 제공되는 공유 트래픽 집중화 및 출력 큐잉 방식은 다양한 멀티캐스트 트래픽에 대해 낮은 셀 손실율과 낮은 지연시간을 보인다. 또한 동일 Knockout 집중화율을 달성하기 위해 SCOQ와 Knockout 멀티캐스트 스위치 보다 낮은 하드웨어 복잡도를 갖는다. 해석적 및 컴퓨터 시뮬레이션을 통해 임의의 트래픽에 대해 제안된 스위치가 높은 성능을 달성할 수 있음을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제8권2호
• /
• pp.97-105
• /
• 2003

본 논문은 중재기가 제공되는 새로운 타입의 입출력 버퍼 ATM스위치를 제안하고 다양한 트래픽 상태하에서 그 성능을 연구하였다. 제안된 스위치는 PRI 신호를 제어할 수 있는 중재기의 구조와 특성을 최대한 활용하기 위한 목적으로 설계되었다. 제안된 스위치의 기본적인 목적은 간단한 입력 버퍼 스위치에서 발생하는 HOL 블록킹 현상을 제거하거나, 적어도 줄일 수 있도록 하는 것이다. 여러 가지 HOL 중재 알고리즘들이 이러한 목적으로 논문을 통해 제안되었다. 제안된 스위치에서는 중재기와 출력단에 버퍼를 이용하여 HOL 블록킹 현상의 억제를 효과적인 방식으로 시도하였다. 중재기는 다수의 잘 알려진 HOL 조정 알고리즘 중에서 Three Phase Algorithm을 사용하도록 설계되었다 제안된 스위치는 REQ신호를 통하여 우선 전송의 제어를 요청, 이 신호를 중재기로 전송함으로써 중재기는 입력 버퍼로부터 전송된 신호를 제어한다. 컴퓨터 시뮬레이션 결과는 비균일 random 트래픽 상태 하에서 제안된 스위치의 효과를 설명하기 위해 제공하였다.

• 전자공학회논문지A
• /
• 제29A권10호
• /
• pp.8-16
• /
• 1992

Despite recent advances in electrical switch architectures, the practical switch performance is limited by both the technological and physical constraints of electrical device and wiring. Though an optical switch can have good features, optical devices are of poor quality. Therefore, we propose and study the switching architecture based on free-space optical interconnections and electrical logic devices. And an exchanging method using packets with a parallel form is introduced to solves the blocking problem of the switch that resulted from switching packets with a serial form. The free-space optical interconnections overcome the defects of electrical switch, such as, the complex connections of the wires. The proposed and demonstrated switch is nonblocking, simple and high performable. Other attractive features of the proposed switch include the guarantee of first-in first-out packet sequence. In this thesis, we also discuss the performance of proposed switch and show the experimental results of the 4$\times$4 switch.