• 전자공학회논문지A
• /
• 제29A권7호
• /
• pp.19-30
• /
• 1992

In this paper, a new large scale ATM switch architecture for Broadband ISDN is presented and its performance is analyzed mathematically. The proposed two-stage ATM switch consists of a sorting network and several unit switches. The proposed switch is self-routing and nonlocking. Its maximum through put is 100% without speed up which other output buffered switch needs. The hardware complexity mainly depends on that of a sorting network, but sorting network is easy to be implemented to VLSI because of its regularity in the structure.

• 정보처리학회논문지C
• /
• 제8C권4호
• /
• pp.389-396
• /
• 2001

기존의 라우터 기반의 패킷 스크리닝 방식은 ATM 네트워크 상에서는 패킷 수준의 스크리닝 기능의 적용을 위하여 SAR(Segmentation And Reassembly) 과정을 필요로 하기 때문에 고속의 셀 처리를 수행하는 ATM Switch의 셀 처리 속도를 저하시킨다는 문제점을 안고 있다. 본 논문에서는 셀 스크리닝 방식에 기반한 병렬 처리 구조의 ATM Firewall Switch를 제안한다. 제안된 Enhanced ATM Firewall Switch는 셀 단위로 분할된 패킷의 1, 2번 셀들에 대한 검사만을 통하여 스크리닝 기능을 수행하기 때문에 셀 단위의 스크리닝 수행이 가능하며, 정책 캐쉬의 도입을 통해 셀 스크리닝 수행속도를 향상하였다. 또한 독립적인 User Cells Filter 기능 블록의 설계를 통하여 병렬 처리 구조의 셀 스크리닝 수행이 가능하도록 구성하여 셀 지연 시간을 최소화하였다.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1360-1371
• /
• 1998

ATM 교환기 관리를 위한 TMN 시스템의 개발에 있어, ATM 교환기와 관리 대행자간의 구조적 결합 방법에 따라 여러가지 형태의 구현 방법이 존재할 수 있다. Embedded Agent와 Gateway Agent와 같은 분류가 그 대표적인 것이라 하겠다. 지금까지의 TMN 시스템의 개발에 있어, 이들 구현 방법들에 대한 객관적 평가를 통한 적절한 구현 모델의 선택이 거의 이루어지지 않았다. 본 논문에서는 ATM 교환기를 위한 관리 대행자 시스템의 개발에 있어, 가장 먼저 선행되어져야 할 구현 모델 선택을 위해, 5가지의 구현 모델을 설정하고, 각 구현 모델에 대해 MIB 구현 측면, ATM 교환기 내부 프로토콜 측면, 구현의 용이성 측면을 평가한 후, 가장 적절한 구현 모델 하나를 선택하였다. 또한 이 선택된 모델을 기초로 관리 대행 시스템을 구현하였고, 구현 모델의 이점을 극대화하기 위한 관리 대행자와 교환기간의 인터페이스 모델을 제안, 구현하였다. 또한 구현된 관리 대행 시스템을 실제 TMN 관리 시스템에 적용하여 그 성능을 평가하였다.

• 경영과학
• /
• 제10권1호
• /
• pp.139-156
• /
• 1993

Various ATM switches have been proposed since Asynchronous Transfer Mode (ATM) was recognized as appropriate for implementing broadband integrated services digital network (BISDN). An ATM switching network may be evaluated on two sides : traffic performances (maximum throughput, delay, and packet loss probability, etc.) and structural features (complexity, i.e. the number of switch elements necessary to construct the same size switching network, maintenance, modularity, and fault tolerance, etc.). ATM switching networks proposed to date tend to show the contrary characteristics between structural features and traffic performance. The Knockout Switch, which is well known as one of ATM switches, shows a good traffic performance but it needs so many switch elements and buffers. In this paper, we propose an input and output buffered Knockout Switch for the purpose of reducing the number of switch elements and buffers of the existing Knockout Switch. We analyze the traffic performance and the structural features of the proposed switching architecture through a discrete time Markov chain and compare with those of the existing Knockout Switch. It was found that the proposed architecture could reduce more than 40 percent of switch elements and more than 30 percent of buffers under a given requirement of cell loss probability of the switch.

• 한국통신학회논문지
• /
• 제16권11호
• /
• pp.1143-1153
• /
• 1991

본 논문은 입력과 출력 사이에 다중경로가 제공될 수 있는 GAMMA 네트워크를 이용한 새로운 ATM 스위치의 구조를 제안한 것이다. 제안된 구조는 BANYAN 네트워크를 기본으로 한 여타 ATM 스위치와는 달리 블러킹 문제 해결을 위한 Sorting 네트워크의 필요성을 배제시킨 구조로서 전체 스위치 구조가 축소될 수 있는 스위치이다 또한 시뮬레이션 기법에 의한 제안된 스위치의 성능 평가를 통해 본 연구의 타당성과 그 효율성을 검증하였다.

• 전자공학회논문지A
• /
• 제32A권9호
• /
• pp.1209-1218
• /
• 1995

In this paper, we develope an ATM switch simulator in order to evaluate the HAN/B-ISDN ATM switch currently being developed by ETRI. It models the basic cell switching functions of the target ATM switch with priority control and multicasting features and it also supports such various traffic models as random or bursty traffic, balanced or unbalanced traffic, multicast traffic models. Using this simulator, we can evaluate the performances of the ATM switch in terms of various performance indices, i.e. cell delay, cell loss probability, etc., and this simulator can be utilized in the system parameter tunings such as the common buffer size and address buffer size.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.130-133
• /
• 1998

A imput buffer typed ATM switch and an appropriate cell-scheduling algorithm are necessary for avoiding output blocking and internal blocking respectively. The algorithm determining a set of non-blocking data cells from the queues can greatly affect on the switch's throughput as well as the behavior of the queues. In this paper bit pattern optimization combined with the Token method in presented in order to improve the performance of ATM switch. The digital Hopfield neural cell scheduler is designed and used for the maximum numbers of cells in real-time

• 전자공학회논문지S
• /
• 제34S권8호
• /
• pp.45-55
• /
• 1997

To design a ATM Switch which ahs advantages in high sped packet switching, it is essential to set multiple paths between input ports and output ports and to design a new packet transfer technique on that paths for decreasing Packet Loss by conflicts in internal Switch Plane. We propose new packet transfer method, Alternate Path Transfer Mechanism by Dynamic Bypass Transfer Method which can solve conflict problem in Banyan network easily. Proposed ATM Switch consists of Banyan networks, Input/Ouput Port, Bypass Link, and Bypass Link Controller. Packets caused conflicts in SEs have another chances of packet transfer over alternate switching planes by using this mechanism.

• 한국통신학회논문지
• /
• 제24권8B호
• /
• pp.1401-1411
• /
• 1999

멀티미디어 서비스의 증가에 따라 멀티캐스팅(Multicasting)은 ATM 스위치 디자인에 있어 중요성을 더해가고 있다. 기존의 다단 연결 구조에서 멀티캐스트에 의한 트래픽 팽창의 문제를 해결하기 위해 본 논문에서는 고속의 버스와 공유 메모리 스위치를 이용한 멀티캐스트 스위치를 제안한다. 고속의 시분할 버스를 연결 매체로 사용하며 공유 메모리 스위치를 단위 모듈로 하는 구조를 채택하여 용이한 포트 확장성을 제공한다. 트래픽 중재 기법을 사용하여 내부 블러킹을 없애며, 시뮬레이션을 통해 데이터 처리율이나 셀지연 측면에서의 스위치 성능을 확인한다.

• 전자공학회논문지S
• /
• 제36S권10호
• /
• pp.40-50
• /
• 1999

서비스의 다양화, 고기능화, 고객의 요구에 부응하는 통신 네트워크에 대한 새로운 요구가 일어나고 있다. 따라서 ATM 전달망의 특징을 이용한 개방형 네트워크 구조에 대한 연구가 활발히 이루어지고 있다. 본 논문에서는 ATM 네트워크의 전달망을 스위치 네트워크로 이용하는 VSN(Virtual Switch Network) 개념을 IMT-2000 스위칭 시스템에 적용하고, 호 처리과정을 이용하여 VSN의 특성을 평가한다. 이 결과를 기본으로 VSN 기반 제어계 집약형 ATM-MSC 노드 구조를 제시하고, 호 처리 절차를 이용하여 VSN의 특성을 평가한다. 그 결과, 3.5msec 정도의 호 처리 지연을 허용하면, CCCP(Call and Connection Control Processor)를 중심으로 반경 100km내에서 VSN을 이용한 ATM-MSC 시스템 구성이 가능함을 나타낸다. 그리고 VSN 개념을 적용한 ATM-MSC 시스템 구성의 가능성과 VSN의 타당성을 분명히 한다.