• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.759-762
• /
• 2017

제안기법은 도래하는 클라우드 환경에서 원격의료 시스템을 위한 PACS에서 전송되는 의료정보의 정형데이터와 비정형 데이터의 안전한 전달을 위해 제안한다. 정형데이터는 의료영상과 같은 민감한 데이터로 AES암호화해 전달하고 비정형데이터는 의료이미지의 일부에서 비식별화를위해 암호화된 모자이크 비식별화기법을 이용해 전달한다. 암호화키의 안전성 평가를 위해 사이즈를 증가해가며 실험한 결과 128비트의 크기가 196, 256의크기로 암호화해도 128키와 큰 차이를 보이지 않음을 증명하였다.

• 정보보호학회논문지
• /
• 제11권6호
• /
• pp.67-76
• /
• 2001

본 논문에서는 미국 NIST(National Institute of Standards & Technology)의 AES(Advanced Encry-ption Standard) 선정기준 중 안전성 평가인 난수검정에 대하여 고찰하고자 한다. 암호 알고리즘의 안전성 평가는 입출력문과 키의 크기, 평문과 암호문 및 키와 암호문의 상관성, 평문과 키의 변화에 따르는 암호문의 변화 그리고 구조적 특이성 등이 고려대상이 된다. 주어진 암호 알고리즘에 대한 안전성 필요충분조건 만족여부를 평가하는 것은 어려우며 객관적인 평가를 위해서는 정량적인 평가결과가 도출되어야 한다. 본 논문에서는 NIST에서 실시한 AES 안전성 평가항목들과 기준에 대하여 고찰하며, 국내 암호 알고리즘 표준인 SEED등 여러 암호 알고리즘과 난수발생기를 AES 평가기준에 맞추어 새롭게 분석해 보고자 한다.

• International Journal of Computer Science & Network Security
• /
• 제21권4호
• /
• pp.264-271
• /
• 2021

From an information security perspective, protecting sensitive data requires utilizing algorithms which resist theoretical attacks. However, treating an algorithm in a purely mathematical fashion or in other words abstracting away from its physical (hardware or software) implementation opens the door to various real-world security threats. In the modern age of electronics, cryptanalysis attempts to reveal secret information based on cryptosystem physical properties, rather than exploiting the theoretical weaknesses in the implemented cryptographic algorithm. The correlation power attack (CPA) is a Side-Channel Analysis attack used to reveal sensitive information based on the power leakages of a device. In this paper, we present a power Hacking technique to demonstrate how a power analysis can be exploited to reveal the secret information in AES crypto-core. In the proposed case study, we explain the main techniques that can break the security of the considered crypto-core by using CPA attack. Using two cryptographic devices, FPGA and 8051 microcontrollers, the experimental attack procedure shows that the AES hardware implementation has better resistance against power attack compared to the software one. On the other hand, we remark that the efficiency of CPA attack depends statistically on the implementation and the power model used for the power prediction.

• 한국컴퓨터정보학회논문지
• /
• 제16권11호
• /
• pp.163-171
• /
• 2011

RFID 시스템은 무선 주파수를 이용하기 때문에 도청, 위치 추적, 스푸핑 공격, 재전송 공격과 같은 공격에 취약하다. 이를 해결하고자 RFID 시스템의 상호 인증 기법과 암호화 기법이 활발히 연구되고 있다. 그러나, 과거 AES(Advanced Encryption Standard)를 이용한 대칭키 기반의 프로토콜은 고정키 문제와 보안 취약성을 안고 있어 본 논문에서 기존 프로토콜의 보안 취약성을 증명하고, OTP(One-Time Pad) 기법과 AES를 이용한 프로토콜을 제안하여 보안 취약점을 보완하고 연산, 하드웨어 오버헤드를 감소하고자 한다. 제안 프로토콜은 리더와 태그간 데이터를 암호화하고, 리더의 일회성 난수 사용하여 상호 인증을 한다. 그리고, S.Oh 프로토콜을 비롯한 기존 프로토콜과 비교 분석으로 보안성과 서버, 리더, 태그의 연산량 측면 등 효율성에서 상대적으로 우수함을 보인다.

• 한국정보통신학회논문지
• /
• 제11권7호
• /
• pp.1332-1340
• /
• 2007

본 논문에서는 휴대인터넷 와이브로 (WiBro) 시스템의 보안계층 중 암호 키 (Traffic Encryption Key; TEK)를 암호 복호하는 key wrap/unwrap 알고리듬의 효율적인 하드웨어 설계에 대해 기술한다. 설계된 key wrap/unwrap 코어 (WB_KeyWuW)는 AES (Advanced Encryption Standard) 알고리듬을 기반으로 하고 있으며, 128비트의 TEK를 128비트의 KEK (Key Encryption Key)로 암호화하여 192비트의 암호화된 키를 생성하고, 192비트의 암호화된 키를 복호화하여 128비트의 TEK로 복호하는 기능을 수행한다. 효율적인 하드웨어 구현을 위해 라운드 변환 블록에 하드웨어 공유기법을 적용하여 설계하였으며, 또한 하드웨어 복잡도에 가장 큰 영향을 미치는 SubByte/InvSubByte 블록을 체 변환 방법을 적용하여 구현하였다. 이를 통해, LUT (Lookup Table)로 구현하는 방식에 비해 약 25%의 게이트 수를 감소시켰다. Verilog-HDL로 설계된 WB_KeyWuW 코어는 약 14,300개의 게이트로 구현되었으며, 100-MHz@3.3-V의 클록으로 동작하여 $16{\sim}22-Mbps$의 성능이 예상되어 와이브로 시스템 보안용 하드웨어 구현을 위한 IP로 사용될 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제25권1호
• /
• pp.79-86
• /
• 2020

본 논문에서는 ARIA 알고리즘과 AES 알고리즘을 대상으로 전력분석공격을 시도한 사례를 찾아 취약점을 분석하고, 이를 통해 전력분석에 안전한 구조를 가지는 알고리즘을 제안하고 실험을 통해 증명하고자 한다. 제안하는 기법은 순환 구조를 가지는 LFSR을 이용하여 마스킹 하는 방식으로 이를 검증하기 위해 Power Trace를 각각 1000개, 2000개, 4000개를 수집한 뒤 전력분석공격을 시도하여 안전한 구조인지를 확인할 수 있는 결과를 보이고자 한다. 실험을 진행하기 위하여 Arduino Uno에 ATmega328 Chip을 사용하여 각 알고리즘을 탑재 하였으며, 소모 전력을 측정하기 위하여 저항을 삽입한 후 진행하였다. 분석결과 제안하는 구조는 전력분석에 안전한 구조를 가지는 것을 증명하였으며, 향후 성능고도화까지 이끌어 낼 수 있는 방법을 연구하고자 한다.

• 한국정보전자통신기술학회논문지
• /
• 제3권2호
• /
• pp.58-63
• /
• 2010

암호화 작업은 많은 연산시간을 요한다. 본 논문에서는 암호화에 수반되는 연산시간을 분석하기 위해 평문의 압축과 가변의 블록 크기, 라운드 횟수의 사용자 설정 및 단계별 작업과정의 선택적 적용 등의 네 가지 원리에 기초해서 AES 구조를 확장하였다. 실험은 C++로 수행하였으며 실험을 통해 최적의 입력 블록 크기를 도출하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2019년도 춘계학술발표대회
• /
• pp.125-128
• /
• 2019

최근 사물인터넷 기술의 발전과 함께 하드웨어 디바이스에서 측정하는 센싱 데이터를 보호하기 위해 다양한 방식의 암호화 알고리즘을 채택하고 있다. 그 중 전 세계에서 가장 많이 사용하는 암호화 알고리즘인 AES(Advanced Encryption Standard) 또한 강력한 안전성을 바탕으로 많은 디바이스에서 사용되고 있다. 하지만 AES 알고리즘은 DPA(Differential Power Analysis), CPA(Correlation Power Analysis) 같은 부채널 분석 공격에 취약하다는 점이 발견되었다. 본 논문에서는 부채널 분석 공격대응방법 중 가장 널리 알려진 마스킹 기법을 적용한 AES 알고리즘의 소프트웨어 최적화 구현 기법을 제시한다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.89-96
• /
• 2013

컴퓨터의 그래픽 연산장치인 GPU는 그래픽 데이터의 연산뿐만 아니라 일반시스템 데이터를 처리할 수 있도록 발전되었으며, 3D 그래픽 관련 알고리즘이나 병렬 실행이 가능한 코드에 대해서는 CPU 보다 우수한 성능을 보여주고 있다. CPU 기반으로 제작된 일반적인 알고리즘을 GPU에서 실행하기 위해서는, GPU 시스템의 아키텍처를 이해하고 병렬처리 능력과 새로운 메모리 구조를 고려하여 코드를 재작성하여야 한다. 이를 위해서는 알고리즘을 성능 예측 모델에 적용하여 GPU 시스템에서 예상되는 성능 예측이 필수적이다. 이를 통해 GPU 기반 어플리케이션 개발에서 발생할 수 있는 문제점들을 사전에 예측하고, 성능에 대한 평가 지표를 구성할 수 있다. 본 논문에서는 AES 암호화 알고리즘에 성능예측 모델을 적용하여 작업량이 많은 조건하에서 높은 정확도로 성능 예측을 수행하였다.

• 한국정보통신학회논문지
• /
• 제6권3호
• /
• pp.427-433
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 단일 라운드 블록을 사용하여 라운드 변환을 반복 처리하는 구조를 체택하여 하드웨어 복잡도를 최소화하였다. 또한, 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과 약 25.000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖다.