• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.882-885
• /
• 2003

In this paper, nonlinear echo cancellation using a correlation LMS (CLMS) algorithm is proposed to cancel the undesired nonlinear echo signals generated in the hybrid system of the telephone network. In the telephone network, the echo signals may result the degradation of the network performance. Furthermore, digital to analog converter (DAC) and analog to digital converter (ADC) may be the source of the nonlinear distortion in the hybrid system. The adaptive filtering technique based on the nonlinear Volterra filter has been the general technique to cancel such a nonlinear echo signals in the telephone network. But in the presence of the double-talk situation, the error signal for tap adaptations will be greatly larger, and the near-end signal can cause any fluctuation of tap coefficients, and they may diverge greatly. To solve a such problem, the correlation LMS (CLMS) algorithm can be applied as the nonlinear adaptive echo cancellation algorithm. The CLMS algorithm utilizes the fact that the far-end signal is not correlated with a near-end signal. Accordingly, the residual error for the tap adaptation is relatively small, when compared to that of the conventional normalized LMS algorithm. To demonstrate the performance of the proposed algorithm, the DAC of hybrid system of the telephone network is considered. The simulation results show that the proposed algorithm can cancel the nonlinear echo signals effectively and show robustness under the double-talk situations.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.16-23
• /
• 2010

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 250MS/s 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 기준 저항열에 입력전압범위 감지회로를 사용하여 비교기에서 소모하는 동적소비전력을 최소화 되게 설계하였다. 기존 플래시 A/D 변환기보다 아날로그단 소비전력은 4.3% 증가한 반면에, 디지털단 소비전력은 1/7로 감소하여 전체 소비전력은 1/2 정도로 감소하였다. 설계된 A/D 변환기는$0.18{\mu}m$ CMOS 1-poly 6-metal 공정으로 제작되었으며 측정 결과 입력 범위 0.8Vpp, 1.8V의 전원 전압에서 106mW의 전력소모를 나타내었다. 250MS/s의 변환속도와 30.27MHz의 입력주파수에서 4.1비트의 유효비트수를 나타내었다.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.35-42
• /
• 2004

본 논문에서는 저 전력, 고속 동작을 위하여 트랜지스터 차동쌍 폴딩 회로를 사용하는 CMOS 폴딩 ADC를 설계하였다. 본 논문에서는 제안한 트랜지스터 차동쌍 폴딩 회로에 대한 동작원리와 기존의 폴딩 회로에 비해 어떤 장점을 가지고 있는지 설명한다. 이 회로를 적용하여 설계한 ADC에서는 폴딩신호를 처리하기 위하여 16 개의 정밀한 전압비교기와 32 개의 인터폴레이션 저항을 사용하므로 저 전력, 고속동작이 가능하고, 작은 칩 면적으로 제작할 수 있다. 설계공정은 0.25㎛ double-poly 2metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원전압을 인가하고 250MHz의 클럭 주파수에서 45mW의 전력을 소비하였으며 측정값을 통하여 계산된 INL은 ±0.15LSB, DNL은 ±0.15LSB, SNDR은 10MHz 입력신호에서 50dB로 측정되었다.

• 치과방사선
• /
• 제22권1호
• /
• pp.117-127
• /
• 1992

This investigation was performed to test the readability of the video based digital radiography, that can be applied clinically, compared with the periapical radiograph. The experiments were performed with IBM-PC/AT compatible, video camera and ADC (analog-digital converter). And spatial resolution was 512 X 480 with 256 (8 bit) gray levels. The radiographs obtained by using variable steps of exposure time were digitized. and then the digital images were analyzed. The obtained results were as follows: 1. There was no remarkable difference in readability between the radiographs and their digital images. However, under over exposure the digital images were superior to the radiographs in readability and vice versa. 2. As the exposure time was increased, the gray level of the digital image was decreased proportionally. 3. The correlation beween the regions of interest and the aluminum step wedges were relatively close; R=0.9965 (p <0.001).

• 한국의학물리학회:학술대회논문집
• /
• 한국의학물리학회 2002년도 Proceedings
• /
• pp.468-470
• /
• 2002

We have designed X-ray detection system and multi-channel data acquisition system for Spiral CT application. X-ray detection system consists of scintillator and photodiode. Scintillator converts X-ray into visible light. Photodiode converts visible light into electrical signal. The multi-channel data acquisition system consists of analog, digital, master and backplane board. Analog board detects electrical signal and amplifies signal by 140dB. Digital board consists of MUX(Multiplex) which routes multi-channel analog signal to preamplifier, and ADC(Analog to Digital Converter) which converts analog signal into digital signal. Master board supplies the synchronized clock and transmits the digital data to image reconstructor. Backplane provides electrical power, analog output and clock signal. The system converts the projected X-ray signal over the detector array with large gain, samples the data in each channel sequentially, and the sampled data are transmitted to host computer in a given time frame. To meet the timing limitation, this system is very flexible since it is implemented by FPGA(Field Programmable Gate Array). This system must have a high-speed operation with low noise and high SNR(signal to noise ratio), wide dynamic range to get a high resolution image.

• 한국산학기술학회논문지
• /
• 제8권6호
• /
• pp.1402-1409
• /
• 2007

본 논문에서는 시스템 구현에 직접적으로 사용될 수 있는 직교 주파수 분할 다중화 (OFDM : Orthogonal Frequency Division Multiplexing) 통신 시스템을 위한 여러 가지 자동 이득 제어 (AGC : Automatic Gain Control) 알고리듬을 제안하고자 한다. 본 논문에서는 고속 패킷 전송을 위하여 비교적 많은 샘플 수를 갖고 긴 길이의 프리앰블을 반복적으로 사용하는 초 광대역 통신 (UWB : Ultra-Wideband)과 같은 OFDM 시스템의 디지털 수신 신호를 가정한다. 이러한 OFDM 시스템에서는 프리앰블 신호를 아날로그-디지털 변환기 (ADC : Analog-to-Digital Converter)를 통해 디지털 수신 신호로 변환한 후 최대 샘플 값 계수기내 버퍼의 길이만큼 디지털 수신 신호를 저장한다. 이 후 버퍼에 저장된 디지털 수신 신호 중 최대 샘플의 개수를 계산하고 이득 조절 신호 발생기에 저장된 이득 조절 테이블에 따라 이득을 조절하여 ADC 입력단의 전력 레벨을 자동으로 조절한다.

• 한국통신학회논문지
• /
• 제38C권4호
• /
• pp.351-358
• /
• 2013

본 논문에서는 연속파 주파수 변조(FMCW) 레이저 거리 측정기에서 주파수 변화의 비선형성을 보정하는 기술을 제안하였다. FMCW 기반의 레이저 거리측정기는 높은 거리 분해능을 위해 주파수 변화의 선형성이 요구되며, 비선형성이 존재할 경우 비트 신호의 주파수가 일정하지 않아 거리 측정 성능에 심각한 영향을 미치게 된다. 하지만 일반적으로 주파수 변조를 위해 사용하는 VCO(Voltage Controlled Oscillator)의 출력은 비선형적인 특성을 가지게 된다. 이와 같은 주파수 변화의 비선형성을 보정하기 위하여 본 논문에서는 보조 딜레이 구조를 사용하였다. 보조 딜레이 구조에서 생성되는 신호는 거리 정보를 가진 비트 신호와 동일한 변화율을 가지며, ADC(Analog to Digital Converter)의 Trigger 신호로 사용된다. 즉, 비트 신호의 주파수와 동일한 변화율을 가지는 신호를 Trigger로 사용하여 비트 신호를 샘플링 함으로 비선형성이 보정되어 일정한 비트 주파수를 얻을 수 있고, 따라서 정확한 거리 측정을 할 수 있게 된다. 이에 대한 성능을 검증하기 위해 실험을 수행하여 그 결과를 제시하였다. 제안한 방식에 의해 비성형성으로 인한 FMCW 레이저 거리 측정기의 측정 오차를 개선하여 시스템의 성능이 향상되는 것을 확인할 수 있었다.

• 한국구조물진단유지관리공학회 논문집
• /
• 제18권1호
• /
• pp.160-165
• /
• 2014

본 연구에서는 MEMS 기반 3축 가속도 센서 모듈을 제작하여 성능 시험을 수행하였고, 지진 모니터링 시스템을 구성하였다. 3축 가속도 센서 모듈의 성능 향상을 위하여 데이터 수집장치를 24bit ADC (Analog to Digital Converter)가 내장된 NI-9239를 사용하였고, 잡음을 줄이기 위해 100Hz LPF (Low Pass Filter)를 통과시킨 데이터를 사용하였다. 또한 지진 모니터링 소프트웨어를 개발하여 구조물에 유의한 진동을 감지하는데 초점을 맞추었다. 진동을 감지하기 위한 방법으로 각 축의 가속도 크기 뿐만 아니라 3축 가속도의 벡터 합을 구하여 이 벡터 합이 미리 설정한 값을 초과할 때의 수치를 별도로 표시하고 이를 파일로 저장하는 알고리즘을 사용하였다.

• 한국위성정보통신학회논문지
• /
• 제5권1호
• /
• pp.58-62
• /
• 2010

본 논문에서는 갈릴레오 수신기 구조의 요구사항을 검토한 후 시뮬레이션을 통해 RF 성능 파라미터들이 갈릴레오 수신기 성능에 어떠한 영향을 주는지 알아보았다. 먼저 갈릴레오 시스템의 일반사항과 갈릴레오 수신기의 구조 및 특성에 대해 고찰하였고, 갈릴레오 수신기의 성능 분석을 위해 에질런트사의 ADS(Advanced Design System)를 이용하여 15 % EVM에 상응하는 16 dB C/N의 갈릴레오 수신기 성능 요구 규격에 초점을 맞춰 갈릴레오 수신기를 설계하였다. AGC(Automatic Gain Control) 동작을 확인하기 위해 수신 파워에 따른 출력 IF의 변화량을 확인하였으며, 일정한 IF 출력을 통해 정상적인 AGC 동작을 확인하였다. 수신기 입력 파워에 의한 성능 분석과 수신기 국부 발진기의 위상 잡음 변경에 따른 성능 열화 분석을 통해 -127 dBm의 입력 파워에서 EVM(Error Vector Magnitude) 변화를 알아보았다. 또한 AGC의 이득 범위(-2.5 dB ~ +42.5 dB)에 의해 결정된 -92 dBm ~ -139 dBm의 입력 파워에서 ADC(Analog to Digital Converter)의 비트 변경에 따른 성능 분석을 하였으며, LO의 위상 잡음이 감소하고 ADC의 비트가 증가함에 따라 EVM이 향상 됨을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제22권5호
• /
• pp.501-509
• /
• 2011

Software Defined Radio(SDR)에서는 ADC를 안테나 가까이에 위치시키는 것을 목표로 하고 있다. 하지만 실제 RF 대역의 신호를 ADC를 이용해 디지털화 하는 방법은 아직 어렵다. 그래서 RF 대역의 신호를 IF 대역으로 하향 변환 후 샘플링을 하는 방법이 연구되고 있다. 이런 방법의 하나로, Sub-Sampling 방식은 발진기 없이 RF 대역의 신호를 IF로 변환할 수 있는 방법이다. Sub-Sampling 방법을 이용한다면 2개 이상의 밴드를 하향 변환할 수 있지만, RF 필터의 성능으로 인해 하향 변환된 신호간에 간섭이 작용할 수 있어 성능을 저하시킨다. 본 논문에서는 time division multiplexing(TDM) 방식을 이용해 2개 이상의 신호를 시간적으로 분리시킴으로써 RF 필터의 좋지 않은 성능으로 인해 발생할 수 있는 신호간 간섭을 피할 수 있는 방법을 제안한다. 이 방식은 샘플앤홀더에서 두 신호에 대한 시간적 분리와 Sub-Sampling을 동시에 구현함으로써 하드웨어적인 큰 변화 없이 신호를 수신할 수 있다.