• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.164-167
• /
• 2000

This paper introduces the design of high-speed analog-to-digital converter for hard disk drive (HDD) read channel. This is based on autozero technique for low-error rate, and Double Speed Dual ADC(DSDA) technique lot efficiently increasing the conversion speed of A/D converter. This An is designed by 6bit resolution, 800M sample/s maximum conversion rate, 390㎽ power dissipation, one clock cycle latency in 0.65 $\mu\textrm{m}$ CMOS technology.

• 산업기술연구
• /
• 제29권B호
• /
• pp.145-149
• /
• 2009

A RF-DC converter is one of the most important components for a wireless power transmission. It has been developed for many applications such as space solar power system, and Radio Frequency Identification(RFID). In this paper, we designed three types of RF-DC converter and compare the performance of each. All types RF-DC convertoer have a maximum conversion efficiency at input power level of 0 dBm~5 dBm and RF-DC converter of third type was the best performance that has a 21.9% of conversion efficiency.

• 센서학회지
• /
• 제8권2호
• /
• pp.163-170
• /
• 1999

각각 8개의 N과 P채널 EEPROM을 이용하여 광섬유 엔진 모니터용 압력센서를 위한 A/D 변환기를 설계하였다. EEPROM의 쓰기와 소거동작에서 요구되는 높은 프로그래밍 전압의 크기를 낮추기 위한 지역전계강화 효과가 소개된다. 프로그래밍 모드에서 EEPROM의 선형적 저장능력을 관찰하기 위해 MOSIS의 $1.2\;{\mu}m$ double-poly CMOS 공정을 이용하여 셀이 제작되었다. 그 결과 1.25V와 2V구간에서 10mV 미만의 오차 내에서 셀이 선형적으로 프로그램 되는 것을 보았다. 이러한 실험 결과를 이용하여 프로그램 가능한 A/B 변환기의 동작이 Hspice에서 시뮤레이션 되었으며, 그 결과 A/D 변환기가 $37\;{\mu}W$의 전력을 소모하고 동작주파수는 333MHz 정도인 것으로 관찰되었다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.43-49
• /
• 2004

본 논문에서는 슈퍼하이델타(Super High Delta) 실리카 광도파로와 단일 모드 광섬유 사이의 결합손실을 줄이기 위한 모드 크기 변환기를 설계하였다. 새로운 모드 크기 변환기는 물리적 크기를 최소화하기 위해 주기적으로 분리된 테이퍼 도파로를 사용하였으며 공정을 간단히 하기 위해 수평형 테이퍼를 사용하였다. 또한 결합손실을 개선하기 위해 모드 크기 변환기 주변에 트렌치 구조를 삽입하였다. 최적의 모드 크기 변환기 설계에서 결합손실은 트렌치 구조가 삽입되지 않은 경우는 0.33dB/point 이며 트렌치가 삽입된 경우는 0.2dB/point이다.

• 한국산학기술학회논문지
• /
• 제15권5호
• /
• pp.3079-3085
• /
• 2014

본 논문에서는 수동소자를 이용한 필터 설계기술을 기반으로 하고 디지털 계단형 감쇠기를 이용하여 전력레벨 조절이 가능한 주파수 상향 변환기를 설계 및 제작하였다. 제작한 주파수 변환기는 저전력 및 저가의 제작비용을 실현하였으며 전력레벨의 조절이 가능하여 광범위한 영역에서 사용이 가능하다. 실험 결과, 중심 주파수 1, 200MHz에서 160MHz의 대역을 확보하였으며 이득은 평균 0.75dB임을 확인하였다. 또한, 디지털 감쇠기를 통해 전력레벨을 10~-21.5dBm까지 조절이 가능함을 확인하였다.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2002년도 학술대회 논문집
• /
• pp.131-134
• /
• 2002

In this work, we have developed a systematic way of utilizing the basic design tools for superconductive electronics. This include WRSPICE, XIC, margin program, and L-meter. Since the high performance analog-to- digital converter can be built with Rapid Single Flux Quantum (RSFQ) logic circuits the development of superconductive analog-to-digital converter has attracted a lot of interests as one of the most prospective area of the application of Josephson Junction technology. One of the main advantages in using Rapid Single Flux Quantum logic in the analog-to-digital converter is the low voltage output from the Josephson junction switching, and hence the high resolution. To design an 1-bit analog-digital converter, first we have used XIC tool to compose a circuit schematic, and then studied the operational principle of the circuit with WRSPICE tool. Through this process, we obtained the proper circuit diagram of an 1-bit analog-digital converter circuit. Based on this circuit we performed margin calculations of the designed circuits and optimized circuit parameters. The optimized circuit was laid out as a mask drawing. Inductance values of the circuit layout were calculated with L-meter. Circuit inductors were adjusted according to these calculations and the final layout was obtained.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.66-74
• /
• 1995

이 논문에서는 고속 저전력 분야에 적용하기 위한 8비트, 15MHz A/D 변환기 설계 에 관해 기술한다. 2단 플래시 방식인 서브레인징 구조 A/D 변환기에서 칩 면적을 줄 이기 위해 저항의 수를 감소시킨 전압분할 회로를 설계하였다. 비교기는 80 dB의 이득, 50 MHz의 대역폭, 오프셋 전압이 0.5mV이고, 전압분할 회로의 최대오차는 1mV이다. 설계된 A/D변환기는 ＋5/-5V 공급 전압에 대해 전력소비가 150mW, 지연시간이 65ns 이다. A/D 변환기는 N-well공정을 이용하여 설계하고, 제작하였다. 제안된 변환기는 고속, 저전력, 소형 단일 칩 아날로그-디지탈 혼합 시스템 응용에 적합하다. 시뮬레이 션은 PSPICE를 이용하여 수행하였고, 1차 가공된 칩을 데스트 하였다.

• 한국통신학회논문지
• /
• 제33권1A호
• /
• pp.85-90
• /
• 2008

Emitter degeneration에 의한 band SiGe HBT 이중 평형형 상향 주파수 혼합기의 선형성 개선 효과를 비교하였다. 시뮬레이션을 통해 출력 전력과 변환 이득을 동시에 고려하여 degeneration 저항값을 최적화 시켰으며 이를 $0.35{\mu}m$ Si-BiCMOS 공정을 이용하여 제작하였다. 제작 및 측정 결과, -5 dBm의 8.0 GHz LO 신호 및 100 MHz의 IF 신호 입력 시, degeneration 저항이 없는 상향 주파수 혼합기는 15.5 dB의 선형 변환 이득과 -13 dBm의 RF 출력 전력 및 3.7 dBm의 $OIP_3$를 나타내었고, degeneration 저항을 사용한 상향 주파수 혼합기는 9 dB의 선형 변환 이득과 -10 dBm의 RF 출력 전력 및 8.7 dBm의 $OIP_3$를 각각 나타내었다.

• 전력전자학회논문지
• /
• 제7권4호
• /
• pp.346-352
• /
• 2002

본 논문에서는 정류용 다이오드의 역 회복시 발생하는 손실을 줄이기 위한 새로운 듀얼 모드로 동작하는 ZCS-PWM 승압형 컨버터를 제안한다 제안된 회로에서 각각의 스위치는 소프트 스위칭 조건에서 매 사이클마다 교번으로 스위칭 동작을 하고 스위치 $S_2$에 직렬로 공진형 인덕터 Lr을 달아서 스위칭 손실과 EMI 노이즈와 관련된 정류용 다이오드$(D, D_1)$의 역 회복 전류를 감소시켰다. 제안된 컨버터는 기존의 ZVT-PWM 컨버터$^{[2]}$에 수동 및 능동 소자를 더 이상 추가하지 않기 때문에 각 소자들이 받는 전류/전압 스트레스는 기존의 하드 스위칭 컨버터 같다. 본 논문에서는 제안된 회로의 동작을 분석하고 이를 바탕으로 제작 및 실험을 통해서 타당성을 입증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(2)
• /
• pp.793-797
• /
• 2003

Switching PFC converters are widely used not only to comply the power quality specification but also for maximum efficiency. However switching PFC converters generate serious electromagnetic interference (EMI). In this paper to solve this problem, we applied the APW(Anti Phase Winding) and RPWM(Ran-dom PWM) technique to PFC boost converter and obtained satisfactory results. Simulation and experimental results show the improved harmonic and reduced EMI effect in air-conditioner system.