• 한국산업정보학회논문지
• /
• 제20권6호
• /
• pp.21-27
• /
• 2015

본 논문은 리눅스 환경에서 9비트 RS-232 통신에 필요한 패러티 모드 전환 방식을 사용할 때 발생하는 바이트 간 전송 지연증가 문제를 분석하고 해결책을 제시한다. 문자 전송방식인 RS-232통신에서 메시지의 시작을 나타내기 위하여 9비트통신을 하는 경우가 상당히 있다. 8 비트 문자통신을 기본으로 하는 통상의 리눅스에서는 9비트지원을 하기위해서는 패러티 모드를 변환하는 방법이 사용되는데, 실험결과 이때 OS 틱(tick) 수준의 지연이 발생하는 것을 확인하였다. 본 논문에서 지연의 원인이 드라이버에서 전송 FIFO 버퍼에 남은 데이터를 기다리는데 걸리는 시간의 최소단위를 OS 틱을 사용하기 때문인 것을 밝혀내었으며, 표준 리눅스 드라이버를 수정하여 패러티 모드전환 시간을 1ms 이내로 감소시켰다. 최근 다양한 시스템 통신 방식의 개발되었지만, 여전히 기존의 많은 표준 및 시스템이 RS-232 방식을 사용하여 9 bit 통신을 하고 잇는 경우에 리눅스 활용이 가능하게 되었다는 의미가 있다.

• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.2025-2031
• /
• 1998

MPEG2 동영상 압축 부호화는 비트율을 제어하는 방법에 따라서 압축율에 큰 영향을 미칠 뿐만 아니라 영상의 질도 좌우하게 된다. 본 논문은, I,P 프레임에 보다 많은 비트량을 할당하고, 인접 매크로블럭들의 MQUANT값들의 평균을 다음 매크로블럭의 양자화 값에 사용하는 비트 제어방법을 제안하였다. MPEG2 Test-Model5의 비트 제어방법과 비교하였을 때 제안한 방법은 약 0.9dB 정도의 화질이 향상됨을 보였다.

• 한국통신학회논문지
• /
• 제37A권9호
• /
• pp.799-808
• /
• 2012

WAVE(Wireless Access for Vehicular Environment) 시스템에서 스크램블러의 비트 연산은 하드웨어나 소프트웨어 측면에서 병렬 처리가 불가능하여 효율성이 떨어지게 된다. 본 논문에서는 행렬 테이블에서 시작 위치를 찾는 알고리즘을 제안한다. 또한 스크램블러의 비트 연산 알고리즘과 행렬 테이블 구성 알고리즘, 행렬 테이블에서 시작 위치를 찾는 알고리즘을 8비트, 16비트, 32비트 단위로 처리하여 성능을 비교 분석한 결과 초당 처리 횟수는 8비트는 2917.8회, 16비트는 5432.1회, 32비트는 10277.8회 더 수행할 수 있었다. 따라서 행렬 테이블에서 시작 위치를 찾는 알고리즘이 WAVE 시스템에서 스크램블러의 속도를 향상시키고, 지능형 교통 체계(ITS)에서 노변장치와 차량(V2I) 또는 차량 사이의 통신(V2V)으로 다양한 정보 수집의 수신 속도와 정밀도를 향상시킬 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.143-146
• /
• 2011

본 논문은 1.2Vpp differential 입력 범위를 가지는 50-MS/s 10-hit pipelined ADC를 소개한다. 설계된 pipelined ADC는 8단의 1.5bit/stage, 1단의 2bit/stage와 digital correction 블록, bias circuit 및 reference driver, 그리고 clock generator로 구성된다. 1.5bit/stage는 sub-ADC, DAC, gain stage로 구성된다. 특히, 설계된 pipelined ADC에서는 hardware와 power consumption을 줄이기 위해 SHA를 제거하였으며, 전체 ADC의 dynamic performance를 향상시키기 위해 linearity가 개선된 bootstrapped switch를 사용하였다. Sub-ADC를 위한 reference 전압은 외부에서 인가하지 않고 on-chip reference driver에서 발생시킨다. 제안된 pipelined ADC는 1.8V supply, $0.18{\mu}m$ 1-poly 5-metal CMOS 공정에서 설계되었으며, power decoupling capacitor를 포함하여 $0.95mm^2$의 칩 면적을 가진다. 또한, 60mW의 전력소모를 가진다. 또한, Nyquist sampling rate에서 9.3-bit의 ENOB를 나타내었다.

• 한국통신학회논문지
• /
• 제38A권9호
• /
• pp.739-743
• /
• 2013

본 논문에서는 비트 패턴드 자기기록 저장장치 채널을 위한 2차원 변조부호를 제안한다. 패턴드 미디어 기록장치는 하나의 자성점에 한 비트의 정보를 저장한다. 정보저장 기록 밀도를 높이기 위하여 인접한 트랙 사이의 간격을 아주 좁게 만들기 때문에 인접한 트랙간 간섭(intertrack interference, ITI)과 인접한 심볼간 간섭(intersymbol interference, ISI)이 문제가 된다. 따라서 한 비트 신호의 진폭은 2차원 간섭에 의해 변형된다. 같은 값으로 둘러싸인 비트의 신호가, 특히 어느 한 비트의 값이 둘러싸인 여덟 비트의 값과 동일한 경우 영향을 받는다. 제안된 변조부호 방법은 기존의 변조부호보다 좋은 부호율을 가지면서 위와 같은 최악의 경우가 발생하지 않도록 하므로써 패턴드 미디어의 기록 성능을 향상시키도록 한다.

• 한국전자통신학회논문지
• /
• 제9권1호
• /
• pp.33-40
• /
• 2014

본 논문에서는 웨이블릿 변환 특성을 이용한 대역별 계층적 비트 플레인을 구성, 비트 플레인별로 순차적 전송을 수행하는 새로운 영상 부호화 방법을 제안한다. 제안한 방식은 Antonini의 웨이블릿 기저함수를 사용하여 대역 분할된 영상을 특정대역과 다양한 해상도를 갖는 대역들로 나누어 분리함으로써 다해상도를 지원한다. 대역별 특성을 고려한 부호화의 전송 시 대역별 영상의 우선순위를 고려할 수 있고, 영상의 고속 검색에도 응용될 수 있다.

• 한국정보통신학회논문지
• /
• 제3권4호
• /
• pp.787-794
• /
• 1999

본 논문에서는 기존의 동적 CMOS 논리회로보다 동작속도가 타르고 면적이 작은 새로운 EMMODL (enhanced NORA MODL)의 설계방법을 제시하고, 이를 이용하여 32 비트 CLA(carry lookahead adder)를 구현하였다. 제안된 회로는 MODL(multiple output domino logic)의 출력 인버터를 제거하여 면적을 줄이고 동작속도를 증가시킬 수 있다. 0.8um 이중금속 CMOS 공정으로 구현된 CLA는 시차문제가 발생하지 않았고, 3.9nS 이내에 32 비트 연산이 가능하였다.

• 한국통신학회논문지
• /
• 제31권9C호
• /
• pp.831-839
• /
• 2006

본 논문에서는 수신기에서 I/Q 위상 및 진폭 불균형을 갖는 계층적 MPSK(Hierarchical M-ary Phase Shift Keying) 신호에 대해 수치 적분이 필요 없는 정확하고 일반화된 closed-form 형태의 비트 오류 확률(Bit Error Probability) 표현을 유도한다. 새롭게 유도된 비트 오류 확률 표현은 간결한 형태의 일반화된 식으로 되어 있어 다양한 환경으로의 적용이 용이하다. 뿐만 아니라, 계층적 MPSK를 적용하는 많은 디지털 통신 시스템에서 복조시 발생할 수 있는 I/Q 불균형들에 의한 시스템 성능 변화에 대하여 정확한 이론적 성능 기준을 제공할 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.579-585
• /
• 2006

본 논문에서는 스펙트럼 분할된 WDM시스템의 성능해석시, 광전치 증폭기를 사용하여 일반적인 핀(PIN) 다이오드를 채용한 수신기를 통해 얻을 수 있는 수신감도를 개선하는 방법에 대해 해석하였다. 또한 온-오프키잉(OOK: On Off Keying)과 주파수 천이키잉(FSK: Frequency Shift Keying) 전송을 이용하여 표준에러 확률을 유지하기 위해 필요로 하는 비트당 광자의 수를 계산한 후 수신기에서 광신호와 전기신호의 다양한 대역폭 비가 변화하는 경우에 대하여 위의 값을 다시 도출함으로써 수신감도를 해석하였다.

• 한국통신학회논문지
• /
• 제36권9B호
• /
• pp.1092-1097
• /
• 2011

An anti-collision protocol which tries to minimize the collision probability and identification time is the most important factor in all identification technologies. This paper focuses on methods to improve the efficiency of tag's process in identification systems. Our scheme, Binary Slotted Query Tree (BSQT) algorithm, is a memoryless protocol that identifies an object's ID more efficiently by removing the unnecessary prefixes of the traditional Query Tree (QT) algorithm. With enhanced QT algorithm, the reader will broadcast 1 bit and wait the response from the tags but the difference in this scheme is the reader will listen in 2 slots (slot 1 is for 0 bit Tags and slot 2 is for 1 bit Tags). Base on the responses the reader will decide next broadcasted bit. This will help for the reader to remove some unnecessary broadcasted bits which no tags will response. Numerical and simulation results show that the proposed scheme decreases the tag identification time by reducing the overall number of request.