• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.77-78
• /
• 2007

A planar UWB antenna using partial ground and CPW feeding is designed and fabricated. We obtained the return loss of average -8.2 dB in Low Band ($3.1\;GHz{\sim}4.8\;GHz$) and the good band rejection characteristic in the range of $4.9\;GHz{\sim}6.8\;GHz$. The simulation results by HFSS are seen to be in good agreement with the measured results.

• Journal of electromagnetic engineering and science
• /
• 제18권2호
• /
• pp.141-143
• /
• 2018

Two 110-GHz oscillators have been developed in 65-nm CMOS technology. To study the effect of layout on the circuit performance, both oscillators had the same LC cross-coupled topology but different layout schemes of the circuit. The oscillator with the conventional cross-coupled design (OSC1), showed an output power of -3.9 dBm at 111 GHz with a phase noise of -75 dBc/Hz at 1-MHz offset. On the other hand, OSC2, with a modified cross-coupled line layout, generated an output power of -2.0 dBm at 117 GHz with a phase noise of -77 dBc/Hz at 1-MHz offset. The result indicates that the optimized layout can improve key oscillator performances such as oscillation frequency and output power.

• 한국전자파학회논문지
• /
• 제29권10호
• /
• pp.758-765
• /
• 2018

본 논문은 65-nm Complemetary Metal-Oxide-Semiconductor(CMOS) 공정으로 설계한 송신 1채널, 수신 2채널을 내장한 24 GHz 송수신 칩과 이 칩을 이용하여 제작한 24 GHz Frequency Modulated Continuous Wave(FMCW) 레이다 모듈을 제시한다. CMOS 송수신 칩은 14체배기, 저잡음 증폭기, 하향 변환 믹서, 전력 증폭기를 포함하고 있다. 송신 출력은 23.8~24.36 GHz 대역에서 10 dBm 이상이며, 위상 잡음은 1 MHz 오프셋에서 -97.3 dBc/Hz이다. 수신기는 25.2 dB의 변환 이득과 -31.7 dBm의 $P_{1dB}$를 갖는다. 송수신 칩은 모두 합해 295 mW를 소모하고 $1.63{\times}1.6mm^2$의 면적을 차지한다. 레이다 시스템은 FR4 기판과 저손실 듀로이드 기판을 적층하여, 저손실 기판위에 칩과 안테나 및 고주파 전송선을 배치하고, 바이어스 회로와 이득 블록, FMCW 신호 발생 블록은 FR4 기판에 집적하여 하나의 레이다 모듈을 구성하였다. 안테나는 패치 형태로 송신 안테나는 $4{\times}4$ 패치 안테나로 14.76 dBi의 안테나 이득을 수신 안테나는 $4{\times}2$ 패치 안테나로 11.77 dBi의 안테나 이득을 구현하였다. 코너 리플렉터를 사용하여 거리 및 방위각 탐지 실험을 수행하였고, 정상 동작을 확인하였다.

• 전기학회논문지
• /
• 제59권8호
• /
• pp.1429-1435
• /
• 2010

In this paper, a double lorentz composite right left handed(DL-CRLH) transmission line is designed using defected ground structure (DGS) and varactor diodes. Previously, the diode has been adopted only selectively for one of parallel or series resonators, and the balanced frequency as well as triple band frequencies were fixed. However in the proposed DL-CRLH transmission line, the balanced frequency, where the resonant frequencies of the series-connected parallel resonator and shunt-connected series resonator are the same, is adjustable. In addition, the triple band frequencies are controlled, too. The measured balanced frequency varies between 3.42~4.8GHz according to the controlled bias voltage. Under the same bias condition for the balanced frequency, the adjusted frequencies are 2.22~2.77GHz, 3.7~5.2GHz, 7.32~8.23GHz, 3.42~4.8GHz, and 4.44~5.92GHz for the conditions that ${\beta}d=+0.5{\pi}$, $-0.5{\pi}$, 2nd $+0.5{\pi}$, ${\omega}_{\infty}$, and ${\omega}_o$, respectively.

• Journal of information and communication convergence engineering
• /
• 제14권4호
• /
• pp.246-251
• /
• 2016

In this study, we developed a reduced 94 GHz hybrid ring coupler on a GaAs substrate in order to demonstrate the possibility of the integration of various passive components and MMICs in the millimeter-wave range. To reduce the size of the hybrid ring coupler, we used multiple open stubs on the inside of the ring structure. The chip size of the reduced hybrid ring coupler with multiple open stubs was decreased by 62% compared with the area of the hybrid ring coupler without open stubs. Performance in terms of the loss, isolation, and phase difference characteristics exhibited no significant change after the use of the multiple open stubs on the inside of the ring structure. The reduced hybrid ring coupler showed excellent coupling loss of $3.87{\pm}0.33dB$ and transmission loss of $3.77{\pm}0.72dB$ in the measured frequency range of 90-100 GHz. The isolation and reflection were -48 dB and -32 dB at 94 GHz, respectively. The phase differences between two output ports were $180^{\circ}{\pm}1^{\circ}$ at 94 GHz.

• 한국전자파학회논문지
• /
• 제12권6호
• /
• pp.958-964
• /
• 2001

본 논문에서는 Bow-tie 다이폴 안테나를 변형시킨 계단형 Bow-tie 형태의 모노폴 안테나의 급전부의 안테나에 슬릿(slit) 장착 및 이면(裏面)의 접지면의 길이를 변화시키는 임피던스 정합 방법을 적용하여 광대역 특성을 갖는 안테나를 제안한다. 제안된 안테나의 길이는 1/4파장보다 작고, 대역폭은 2:1 VSWR의 범위에서 77.1 %, 1.7 GHz에서의 안테나 이득은 1.7 dBi를 얻었으며 방사패턴은 전 방향성을 가지고 있다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.56-61
• /
• 2013

이 논문에서는 '0'에 가까운 굴절률을 갖는 단일층 메타물질 커버를 이용한 고 이득 패치 안테나를 제안하였다. 보통의 패치 안테나와 제안된 메타물질 패치 안테나를 전산모의를 통해 비교하였고, 제안된 메타물질 패치 안테나를 제작 및 측정하였다. 제안된 메타물질 패치 안테나는 보통의 패치 안테나에 비해 6.77dB 만큼 더 높은 이득을 가진다.

• 대한전자공학회논문지TC
• /
• 제41권12호
• /
• pp.77-84
• /
• 2004

ITS를 위한 차량 충돌 방지 시스템인 FMCW 방식의 자동차 레이더를 분석하고 이에 적합한 신호처리부를 설계하고 구현하였다. 77GHz 대역의 FMCW 레이더에 대하여 성능 파라미터를 거리와 속도 해상도가 각각 0.4m, 0.67Km/h이 되도록 설계하였으며, 다중 물체의 검출을 위한 다수의 비트주파수를 조합하는 방법에 대하여 검토했다. 또한 거리 주파수인 $f_r$과 속도 주파수 $f_d$의 범위를 다르게 설정하여 다중 물체의 처리가 훨씬 간단해지는 것을 보였다. 다중 물체들의 거리차로 인한 감쇄를 보정하도록 미분기를 전처리단에 사용하여 ADC 비트수를 8bit로도 충분히 검출할 수 있음을 보였다. 제안한 방법과 설계한 파라미터 값들을 사용하여 Matlab으로 모의실험으로 검증하고 DSP와 마이크로프로세서를 이용하여 구현하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.274-283
• /
• 2014

In this paper, the epi layer of npn SOI HBT with n+ buried layer has been studied through Sentaurus process and device simulator. The doping value of the deposited epi layer has been varied for the npn HBT to achieve improved $f_tBV_{CEO}$ product (397 GHzV). As the $BV_{CEO}$ value is higher for low value of epi layer doping, higher supply voltage can be used to increase the $f_t$ value of the HBT. At 1.8 V $V_{CE}$, the $f_tBV_{CEO}$ product of HBT is 465.5 GHzV. Further, the film thickness of the epi layer of the SOI HBT has been scaled for better performance (426.8 GHzV $f_tBV_{CEO}$ product at 1.2 V $V_{CE}$). The addition of this HBT module to fully depleted SOI CMOS technology would provide better solution for realizing wireless circuits and systems for 60 GHz short range communication and 77 GHz automotive radar applications. This SOI HBT together with SOI CMOS has potential for future high performance SOI BiCMOS technology.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.77-78
• /
• 2016

본 논문에서는 소형 WLAN 안테나에 적용 가능한 안테나 설계를 설계하고 적용 가능성을 검토하였다. 제안된 안테나는 $20mm{\times}60mm$ 크기의 RF4 기판(비유전율 4.4, 두께 1.6 mm, 손실탄젠트 0.025) 위에 $20mm{\times}20mm$ 크기 이내로 마이크로스트립 패치 안테나를 인쇄하였다. 안테나 파라미터는 OpenFDTD 시뮬레이터를 사용하여 계산하였다. 계산 결과로서 WLAN 사용대역 2.4-2.48GHz을 고려할 때 정재파비가 2 이하인 주파수 대역은 1.82-3.05GHz(1.23GHz, 44.6%)로 나타났다.