• 방송공학회논문지
• /
• 제17권3호
• /
• pp.480-490
• /
• 2012

H.264/AVC 표준은 색차 신호를 보간할 때 선형 보간을 이용하여 예측 보간 신호를 생성한다. 휘도 신호의 예측 보간에 사용되는 6탭 FIR 필터, 2탭 선형필터, 고정밀도 필터의 조합은 선형 예측 보간에 비해서 더 정확한 예측 값을 생성할 수 있다. 본 논문에서는 휘도신호의 예측 보간에 사용되는 6탭 FIR 필터, 2탭 선형 필터, 고정밀도 필터를 색차신호의 예측보간에 사용하여 부호화 효율을 높이는 방법을 제안하였다. 실험 결과, 제안하는 방법은 jm11.0kta2.7 과 비교하여 PSNR의 감소없이 BD-Rate의 감소를 확인하였다. Y는 최대 1.3%, Cb는 최대 19.8%, Cr은 최대 25.0%의 BD-Rate의 감소를 확인 할 수 있었다. 평균적으로 Y는 0.5%, Cb는 6.1%, Cr는 6.9%의 BD-Rate의 감소를 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.255-258
• /
• 2000

본 논문에서는 효율적인 면적의 저전력 FIR 필터를 제안한다. 제안된 필터는 6 비트 8 탭의 구조를 갖는PRML(Partial-Response Maximum Likelihood) 디스크드라이브 read channel용 FIR 필터이다 제안된 구조는 병렬연산 구조를 채택하고 있으며 네 단의 파이프라인 구조를 가지고 있다. 곱셈을 위하여 부스 알고리즘이 사용되며 압축기를 이용하여 덧셈을 수행한다. 저전력을 위해 CMOS 패스 트랜지스터를 사용하였으며 면적을 줄이기 위해 single-rail 로직을 사용하였다 제안된 구조를 0.65㎛ CMOS 공정을 이용하여 설계하였으며1.88 × 1.38㎟의 면적을 차지하였고 HSPICE 시뮬레이션 결과 3.3V의 공급전압에서 100㎒로 동작시 120㎽의 전력을 소모한다. 제안된 구조는 기존의 구조들에 비해 약 11%의 전력이 감소했으며 약 33%의 면적이 감소하였다.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.464-472
• /
• 2012

본 논문에서는 연속된 프레임을 갖는 영상의 프레임간 움직임 추정 기법을 응용하여 고해상도 영상을 생성하는 초해상도 기법을 제안한다. 단일 영상을 이용한 초해상도 기법의 경우 영상에서의 고주파 대역을 찾기 위해 확률 및 이산 웨이블릿 변환(discrete wavelet transform: DWT) 기반 등 다양한 방법이 제시되었으나, 연산에 사용할 수 있는 정보가 제한적이라는 문제가 존재한다. 이러한 문제를 해결하기 위해 연속된 프레임을 이용한 초해상도 기법이 다양하게 제안되었다. 연속 프레임 기반 초해상도 기법의 핵심인 입력 저해상도 영상 간 정합(registration)의 정확도는 초해상도 기법의 결과에 큰 영향을 갖는다. 본 논문에서는 영상 간 정합의 정확도를 높이기 위하여 6-tap FIR(finite impulse response) 필터를 부화소(sub-pixel) 단위의 정합에 사용한다. 실험을 통하여 제안하는 기법의 결과영상이 기존의 최단입점(nearest neighborhood), 이중선형(bi-linear), 고등차수(bi-cubic) 보간법 보다는 우수하고 DWT 기반의 초해상도 기법과는 비슷한 성능을 가진다는 것을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.115-124
• /
• 2004

본 논문은 고효율, 저전력을 갖는 PRML 디스크 드라이브 읽기 채널용 6비트, 8탭의 FIR 필터 칩을 제안한다. 제안된 필터는 병렬처리 구조를 채택하고 있으며 4단의 파이프라인으로 구성되어 있다. 곱셈 연산을 위하여 수정 부스 알고리즘을 사용하였으며 덧셈 연산을 위하여 압축회로 로직을 사용하였다. 전력 소모를 줄이기 위하여 CMOS 패스-트랜지스터 로직을 사용하였으며 싱글-레일 로직을 이용하여 칩의 면적을 감소시켰다. 제안된 필터는 실제 칩으로 구현되었으며 3.3V 전원을 공급하여 100MHz에서 120mV의 전력을 소비하고 1.88×1.38 ㎟의 면적을 차지한다. 구현된 필터는 유사 선폭의 공정을 사용한 기존구조에 비해 약 11.7%의 전력이 감소하였다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.110-115
• /
• 2009

비디오 압축 코덱으로 널리 이용되는 H.264 표준의 움직임 보상기는 디코더에서 가장 복잡하고 연산시간이 많이 소모되는 유닛이다. 이러한 움직임 보상기의 성능을 결정하는 연산기가 보간 연산기(interpolator)이다. 1/4 보간 연산을 위해 휘도 픽셀은 6 탭 FIR 필터 연산이, 색차 픽셀은 2 탭 FIR 필터 연산이 필요하다. 본 논문에서는 이러한 복잡한 연산을 효과적으로 수행하는 고성능 보간 연산기 구조를 제안한다. 제안하는 구조는 이중 채널과 파이프라인 방식의 연산기로 구성되고 정수, 1/2, 1/4 보간 연산을 모두 수행할 수 있다. 연산기는 복잡도를 줄이기 위해 덧셈기와 쉬프터만으로 구성되면서도 반올림 오차가 전파되지 않도록 하여 연산결과의 정확도를 유지할 수 있다. 또한 보간 연산기의 구조는 연산기의 수를 조절하여 성능과 면적을 조절할 수 있다. 제안된 구조에 따라 휘도 및 색차 데이터를 위한 보간 연산기를 각각 Verilog-HDL을 이용하여 설계하여 동작과 성능을 검증하였다.

• 전자공학회논문지C
• /
• 제34C권6호
• /
• pp.22-27
• /
• 1997

This paper propose a novel VLSI architecture for a multiplierless FIR filter chip providing variable-length taps. To change the number of taps, we propose two special features called a data-reuse structure and a recurrent-coefficient scheme. These features consist of several MUXs and registers and reduce the number of gates over 20% compared with existing chips using an address generation unit and a modulo unit. Since multipliers occupy large VLSI area, a multiplierless filter chip meeting real-time requirement can save large area. We propose a modified bit-serial multiplication algorithm to compute two partial products in parallel, and thus, the proposed filter is twice faster and has smaller hardware than previous multiplierless filters. We developed VHDL models and performed logic synthesis using the 0.8.mu.m SOG (sea-of-gate) cell library. The chip has only 9,507 gates, was fabricated, and is running at 77MHz.

• 한국통신학회논문지
• /
• 제28권6A호
• /
• pp.341-350
• /
• 2003

본 논문에서는 시공간 블록 부호 송신 다이버시티 기법(STBC-TD)이 적용된 WCDMA 하향 링크에서 이동 평균(Moving Average) 필터 구조의 채널 추정기에 대해 성능 평가를 하였다. 또한 FIR(Finite Impulse Response) 필터 구조의 채널 추정기에서 발생하는 메모리 요구 문제와 채널 추정 지연 시간 문제를 해결하기 위해 IIR(Infinite Impulse Response) 필터 구조를 제시하고 이에 대한 성능 평가 및 비교를 하였다. 컴퓨터 모의 실험 결과 일반적으로 STBC-TD 기법이 적용된 경우 두 구조 모두 이동국의 속도가 저속일 때 상당한 성능 개선이 발생하였다. 이동평균 필터 구조의 채널 추정기는 STBC-TD 기법을 적용함으로써 성능 개선과 함께 필터의 최적 탭 수가 감소되고 이로 인해 채널 추정 지연 시간과 수신단의 복잡도를 줄일 수 있었다. 또한 IIR 필터 구조의 채널 추정기는 이동평균 필터 구조에 비해 메모리 요구 문제와 추정 지연 시간 문제가 작은 장점을 가지지만 IIR 필터 내부의 계수는 이동국의 속도 변화에 매우 민감하며 따라서 최적의 IIR 필터 계수 설정이 중요한 고려 사항이다.

• 방송공학회논문지
• /
• 제10권4호통권29호
• /
• pp.505-514
• /
• 2005

이미지 업샘플링은 두개의 도메인, 즉 공간 도메인과 주파수 도메인에서 수행될 수 있다. 공간 도메인에서의 대표적인 업샘플링 방법으로는 6-탭 필터를 이용한 방법이 있으며 이 기법은 현재 다양한 비디오 코덱에서 사용되고 있다. 이 방법은 주관적 화질 향상에는 장점이 있는 반면 블러링(blurring)을 발생시켜 객관적 성능은 상대적으로 낮다. 주파수 도메인에서의 업샘플링 방법으로는 영 패딩(simple zero padding) 기법이 있으며 존재하지 않는 주파수 성분을 모두 영으로 채워 역변환을 함으로 업샘플링을 하는 방법이다. 이 방법은 상대적으로 링잉(ringing)효과로 인한 주관적 화질 저하가 있는 반면 객관적인 성능은 공간적 업샘플링 방법에 비해 높은 성능을 보인다. 본 논문에서는 주관적 성능 뿐 아니라 객관적 성능까지도 향상시킬 수 있는 주파수 확장 기법을 이용한 업샘플링 기법을 제안하다. 실험 결과를 통해 제안하는 알고리듬이 기존의 알고리듬에 비해 PSNR 향상 및 주관적 화질도 향상됨을 알 수 있다.

• 한국통신학회논문지
• /
• 제27권6C호
• /
• pp.632-639
• /
• 2002

고정계수를 갖는 곱셈기의 구현 시 면적과 전력소모를 줄이기 위해서 곱셈계수를 CSD(Canonic Signed Digit) 형태로 표현 할 수 있다. CSD 계수의 1 또는 -1의 위치에 따라 부분곱들을 시프트 하여 더할 때 모든 부분곱들의 부호확장이 필요하며 이로 인해 하드웨어의 오버 헤드가 증가하게된다. 본 논문에서는 부호확장 부분에서의 캐리전파를 적절히 조절함으로써 부호확장으로 인한 오버 헤드를 조절 할 수 있다는 사실을 이용하여 새로운 부호확장 오버헤드감소 방법을 제시한다. 또한 CSD 곱셈기에 적합한 고정길이 곱셈기의 구조를 제시하고 전파캐리선택 절차를 이용한 부호확장 제거방법과 결합함으로서 CSD 곱셈기를 효율적으로 구현할 수 있음을 보인다. 이 곱셈기의 응용으로서 SSB/BPSK-DS/CDMA 전송방식에 사용되는 힐버트 트랜스포머를 43탭 FIR 필터로 구현하고 기존의 compensation 벡터방법과 비교하여 nonzero 비트수에 따라 약 16∼28%의 부호확장 오버헤드를 줄일 수 있음을 보인다.