• 한국재료학회지
• /
• 제20권6호
• /
• pp.319-325
• /
• 2010

3-D IC integration enables the smallest form factor and highest performance due to the shortest and most plentiful interconnects between chips. Direct metal bonding has several advantages over the solder-based bonding, including lower electrical resistivity, better electromigration resistance and more reduced interconnect RC delay, while high process temperature is one of the major bottlenecks of metal direct bonding because it can negatively influence device reliability and manufacturing yield. We performed quantitative analyses of the interfacial properties of Al-Al bonds with varying process parameters, bonding temperature, bonding time, and bonding environment. A 4-point bending method was used to measure the interfacial adhesion energy. The quantitative interfacial adhesion energy measured by a 4-point bending test shows 1.33, 2.25, and $6.44\;J/m^2$ for 400, 450, and $500^{\circ}C$, respectively, in a $N_2$ atmosphere. Increasing the bonding time from 1 to 4 hrs enhanced the interfacial fracture toughness while the effects of forming gas were negligible, which were correlated to the bonding interface analysis results. XPS depth analysis results on the delaminated interfaces showed that the relative area fraction of aluminum oxide to the pure aluminum phase near the bonding surfaces match well the variations of interfacial adhesion energies with bonding process conditions.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.83-90
• /
• 1998

MOS 캐패시터의 게이트 전극을 비정질 상태의 실리콘으로 형성하여 GOI(Gate Oxide Integrity)특성에 미치는 불순물 활성화 열처리의 효과를 조사하였다. LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 증착한 비정질 실리콘 게이트 전극은 활성화 열처리에 의하여 다결정 실리콘 상태로 구조가 변화하며, 불순물 원자의 활성화가 충분히 이루어졌다. 또한, 비정질 상태의 게이트 전극은 커다란 압축 응력(compressive stress)을 가지지만, 활성화 열처리 온도가 700℃에서 900℃로 증가함에 따라서 응력이 완화되었고 게이트 전극의 저항도 감소하는 특성을 보였다. 또한 얇은 게이트 산화막의 신뢰성 및 산화막의 계면특성은 활성화 열처리 온도에 크게 의존하고 있었다. 900℃에서 활성화 열처리를 한 경우가 700℃에서 열처리한 경우보다 산화막내에서의 전하 포획 특성이 개선되었으며, 산화막의 신뢰성이 향상되었다. 특히, TDDB 방법으로 예측한 게이트 산화막의 수명은 700℃의 열처리에서는 3×10/sup 10/초였지만, 900℃에서의 열처리에서는 2×10/sup 12/초로 현저하게 개선되었다. 그리고, 산화막 계면에서의 계면 전하 밀도는 게이트의 응력 완화에 따라서 개선되었다.

• 한국결정성장학회지
• /
• 제18권4호
• /
• pp.160-164
• /
• 2008

절연성 및 전도성 12CaO ${\cdot}7Al_2O_3$ (Cl2A7)이 도핑된 ITO 박막을 유리기판 위에 radio frequency(rt) magnetron 스퍼터링 방법으로 절연성 및 전도성 Cl2A7 타겟 칩의 개수를 변화시키면서 증착하였다. 이러한 박막들의 구조적, 전기적, 광학적 특성을 살펴보았다. Cl2A7 타겟 칩의 개수가 증가함에 따라 박막의 캐리어 농도는 감소하고, 비저항은 증가하였다. 박막의 광 투과도는 가시광 영역에서는 80% 이상의 값으로 나타났다. Grain의 크기의 변화는 결정성과 표면 거칠기에 크게 영향을 미친다는 것이 확인되었다.

• 지구물리와물리탐사
• /
• 제21권3호
• /
• pp.150-161
• /
• 2018

최근의 정보통신기술 발전에 기반한 무인 항공 전자탐사는 효율적인 광역 탐사가 가능하다는 장점으로 인해 다양한 활용이 시도되고 있다. 이 연구에서는 무인 항공 전자탐사의 실제 적용을 위한 이론 연구의 일환으로 한국지질자원연구원에서 개발된 무인 비행선 전자탐사 시스템에 대한 고찰을 수행하였다. 이 시스템은 기존의 항공 전자탐사 시스템들과는 다른 송수신루프의 배치로 인해 측정되는 자기장을 해석하기 위한 새로운 기술이 필요하다. 따라서, 임의의 모양을 갖는 송신원에 의한 전자기장 반응을 계산할 수 있는 방법을 제안하였으며 원형루프에 의한 이론해와의 비교 검증을 통해 그 타당성을 확인하였다. 또한, 3차원적으로 분포한 지하의 전도성 이상체에 의한 자기장 반응을 모사하기 위하여 변유한요소법 기반의 3차원 주파수영역 전자탐사 모델링 알고리듬과 결합하였다. 개발된 알고리듬을 바탕으로 지하 이상체에 의한 자기장 반응분석을 수행한 결과, 기존 항공 전자탐사 시스템들과 마찬가지로 탐사고도가 높아지거나 이상체의 심도가 깊어짐에 따라 이상체에 의한 반응이 줄어듦을 알 수 있었고 이상체의 전기비저항이 증가함에 따라서도 반응이 작아지는 것을 확인하였다. 그러나, 이상체의 심도 및 전기전도도와 사용 주파수에 따라 이상성분의 반응양상이 비선형적인 경향을 나타내는 구간이 존재하여, 자료해석 시 반응의 크기를 통한 단순 해석이 어려워지며 겉보기 비저항 계산 시에도 해의 비유일성을 야기시킬 수 있다는 것을 확인하였다. 따라서 실제로 시스템을 활용하여 탐사를 수행할 시, 탐사목적 및 현장 조건을 고려한 사전 모델링을 통해 적합한 주파수 대역 및 탐사고도를 설정하여 탐사를 수행하는 것이 선행되어야 한다.

• 지질공학
• /
• 제16권3호
• /
• pp.255-263
• /
• 2006

지표가 불규칙한 지형에서 경사시추공을 이용한 단극-쌍극자 배열 전기비저항 토모그래피 탐사를 보면, 우리는 시추공안에 있는 전류원과 지표의 지형기복 사이의 최단거리에 위치한 전위전극에서의 극성변화, 지형기복에 따른 거리계수와 포텐셜의 변화 및 모델링에서 경사 시추공에 위치한 전극과 절점의 공간적인 불일치 등을 고려할 수 있다. 요소분할 방법은 시추공이 곡선이거나 경사져 있을 경우와 하나의 요소에 여러 개의 전극이 있을 때 각 전극에 대한 절점 좌표를 지정할 수 있기 때문에 매우 효과적인 방법이라고 본다. 시추공과 지형기복이 동일한 경사를 갖는 경우에서의 역산 결과는 매우 좋은 영상으로 나타났으며 최소자승근의 오차가 안정적으로 수렴되는 경향을 보였다.

• 한국재료학회지
• /
• 제1권3호
• /
• pp.168-174
• /
• 1991

Ti-Silicides를 single-Si wafer와 그 위에 oxide를 성장시킨 기판위에 composite target($TiSi_{2.6}$)을 sputtering함으로써 증착시켰다. 증착된 비정질 상태의 Ti-silicide는 급속 열처리(RTA)방법으로 $600^{\circ}C$에서 $850^{\circ}C$가지 20초간 처리하였다. RTA온도가 $800^{\circ}C$가 되어서야 비로소 안정한 $TiSi_2$가 형성되었으며, 그 때의 비저항 값은 $27~29{\mu}\Omega-cm$로 Ti-metal reactive방법에 의한 $TiSi_2$보다 약간 높은 값으로 드러났다. X-ray로 상천이를 조사한 결과 역시 $750^{\circ}C$가지 C49 $TiSi_2$가 형성되고, $800^{\circ}C$가 되어서야 안정한 C54 $TiSi_2$로의 상천이가 일어남을 나타내고 있다. 또한 완전히 형성된 Ti-silicide의 조성비는 x-ray photoelectron spectroscopy(XPS)결과에서 Ti : Si이 1 : 2로 드러났으며, 그 동안 reactive 시켰을 때 $TiSi_2$의 단점으로 지적되어 왔던 형성 완료된 $TiSi_2$의 surface roughness는 $17{\pm}1mm$이내로 매우 우수한 값으로 판명되어, device에 대한 응용 가능성을 높이고 있다.

• 마이크로전자및패키징학회지
• /
• 제24권2호
• /
• pp.49-53
• /
• 2017

Cl 불순물 도핑에 따른 $SnSe_2$ 이차원 전자소재의 고온(300~450 K) 전도 물성 변화를 고찰하였다. 고상합성법을 통하여, 도핑이 없는 $SnSe_2$ 소재와 Cl이 도핑된 $SnSe_{1.994}Cl_{0.006}$ 소재를 합성하였으며, X선 회절 실험을 통하여, 두 재료 모두 불순물 없는 단일상이 형성되었음을 확인하였다. 비저항의 온도의존성 측정을 통하여, 전기 전도 mechanism이 Cl 도핑에 의해 hopping 전도에서 축퇴 전도로의 전이가 일어남을 관찰할 수 있었으며, 홀효과 측정을 통해 그러한 전도 mechanism의 전이가, Cl의 효과적인 donor 역할에 따른 자유전자의 농도 증가에서 기인한 것임을 확인하였다. 온도에 따른 전자이동도의 변화 분석을 통하여, 도핑이 없는 $SnSe_2$의 고온 전기 전도는 grain boundary 산란이 지배적인 영향을 미치는 반도체 전도 특성을 보이는 반면, Cl 도핑에 따라 grain boundary 산란 효과가 저하되는 금속 전도 특성을 보인다는 것을 알 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 추계학술대회 논문집 학회본부
• /
• pp.372-375
• /
• 1988

The III-V ternary alloy semiconductor $In_{l-x}Ga_{x}As$ were grown by the temperature Gradient of $0.60{\leq}x{\leq}0.98$. The electrical properties were investigated by the Hall effect measurement with the Van der Pauw method in the temperature range of $90{\sim}300K$. $In_{l-x}Ga_{x}As$ were revealed n-type and the carrier concentration at 300K were in the range of $9.69{\times}10^{16}cm^{-3}{\sim}7.49{\times}10^{17}cm^{-3}$. The resistivity was increased and the carrier mobility was decreased with increasing the composition ratio. The optical energy gap determined by optical transmission were $20{\sim}30meV$ lower than theoretical valves on the basis of absorption in the conduction band tail and it was decreased with increasing the temperature by the Varshni rule. In the photoluminescence of undoped $In_{l-x}Ga_{x}As$ at 20K, the main emission was revealed by the radiative recombination of shallow donor(Si) to acceptor(Zn) and the peak energy was increased with increasing the composition, X. The diffusion depth of Zn increases proportionally with the square root of diffusion time, and the activation energy for the Zn diffusion into $In_{0.10}Ga_{0.90}As$ was 2.174eV and temperatures dependence of diffusion coefficient was D = 87.29 exp(-2.174/$K_{B}T$). The Zn diffusion p-n $In_{x}Ga_{x}As$ diode revealed the good rectfying characteristics and the diode factor $\beta{\approx}2$. The electroluminescence spectrum for the Zn-diffusion p-n $In_{0.10}Ga_{0.90}As$ diode was due to radiative recombation between the selectron trap level(${\sim}140meV$) and Zn acceptor level(${\sim}30meV$). The peak energy and FWHM of electroluminescence spectrum at 77K were 1.262eV and 81.0meV, respectively.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.140-140
• /
• 2018

The 3D interconnect technologies have been appeared, as the density of Integrated Circuit (IC) devices increases. Through Silicon Via (TSV) process is an important technology in the 3D interconnect technologies. And the process is used to form a vertically electrical connection through silicon dies. This TSV process has some advantages that short length of interconnection, high interconnection density, low electrical resistance, and low power consumption. Because of these advantages, TSVs could improve the device performance higher. The fabrication process of TSV has several steps such as TSV etching, insulator deposition, seed layer deposition, metallization, planarization, and assembly. Among them, TSV metallization (i.e. TSV filling) was core process in the fabrication process of TSV because TSV metallization determines the performance and reliability of the TSV interconnect. TSVs were commonly filled with metals by using the simple electrochemical deposition method. However, since the aspect ratio of TSVs was become a higher, it was easy to occur voids and copper filling of TSVs became more difficult. Using some additives like an accelerator, suppressor and leveler for the void-free filling of TSVs, deposition rate of bottom could be fast whereas deposition of side walls could be inhibited. The suppressor was adsorbed surface of via easily because of its higher molecular weight than the accelerator. However, for high aspect ratio TSV fillers, the growth of the top of via can be accelerated because the suppressor is replaced by an accelerator. The substitution of the accelerator and the suppressor caused the side wall growth and defect generation. The suppressor was used as Single additive electrodeposition of TSV to overcome the constraints. At the electrochemical deposition of high aspect ratio of TSVs, the suppressor as single additive could effectively suppress the growth of the top surface and the void-free bottom-up filling became possible. Generally, copper was used to fill TSVs since its low resistivity could reduce the RC delay of the interconnection. However, because of the large Coefficients of Thermal Expansion (CTE) mismatch between silicon and copper, stress was induced to the silicon around the TSVs at the annealing process. The Keep Out Zone (KOZ), the stressed area in the silicon, could affect carrier mobility and could cause degradation of the device performance. Cobalt can be used as an alternative material because the CTE of cobalt was lower than that of copper. Therefore, using cobalt could reduce KOZ and improve device performance. In this study, high-aspect ratio TSVs were filled with cobalt using the electrochemical deposition. And the filling performance was enhanced by using the suppressor as single additive. Electrochemical analysis explains the effect of suppressor in the cobalt filling bath and the effect of filling behavior at condition such as current type was investigated.

• 태양에너지
• /
• 제20권2호
• /
• pp.43-54
• /
• 2000

동시 진공증발법을 이용하여 coming glass, soda-lime glass, Mo가 증착된 soda-lime glass 위에 $Cu(In_{1-x}Ga_x)Se_2$ 박막을 증착하였다. Soda-lime glass 위에서 제조된 $Cu(In_{0.5}Ga_{0.5})Se_2$ 박막의 전기비저항값과 정공농도는Cu/(In+Ga)비에 큰 영향을 받지 않았다. Soda-lime glass위에서의 $Cu(In_{1-x}Ga_x)Se_2$ 박막내부와 표면에는 Na이 검출되었고, 표면의 Na는 산소와 결합하고 있었으며, Cu가 부족한 조성에서 이차상이 형성되었다. Ga/(In+Ga)비가 증가할수록 $Cu(In_{1-x}Ga_x)Se_2$ 박막은 회절 peak들의 큰 회절각으로 이동, 초격자 peak등의 분리, 결정립 크기의 감소가 관찰되었다. $Cu_{0.91}(In_{1-x}Ga_x)Se_2$ 박막은 Ga/(In+Ga)비에 무관하게 전기적으로 p-type을 나타내었다. Ag/n-ZnO /i-Zno/CdS/$Cu_{0.91}(In_{0.7}Ga_{0.3})Se_2$/Mo/glass구조의 태양전지를 제조하였으며, 태양전지변환효율(Eff.) = 14.48%, 단락전류밀도(Jsc) = $34.88mA/cm^2$, 개방전압(Voc) =581.5 mV, 충실도(F.F) = 0.714을 나타내었다.