• 한국정밀공학회지
• /
• 제31권10호
• /
• pp.857-863
• /
• 2014

In this work, we introduce various bonding technologies for 3D package and suggest Insert-Bump bonding (ISB) process newly to stack multi-layer chips successively. Microstructure of Insert-Bump bonding (ISB) specimens is investigated with respect to bonding parameters. Through experiments, we study on find optimal bonding conditions such as bonding temperature and bonding pressure and also evaluate in the case of fluxing and no-fluxing condition. Although no-fluxing bonding process is applied to ISB bonding process, good bonding interface at $270^{\circ}C$ is formed due to the effect of oxide layer breakage.

• 전자통신동향분석
• /
• 제25권5호
• /
• pp.97-105
• /
• 2010

모바일과 유비쿼터스 센서 네트워크 센서 시대가 도래함에 따라 가볍고, 작고, 얇고, 멀티기능을 구현할 수 있는 부품에 대한 요구가 증대하고 있다. 이에 대한 여러 가지 솔루션 중 MCM의 개념을 수직 방향으로 확장시킨 3D IC가 최근 각광을 받고 있다. 이는 물리적인 한계에 부딪힌 반도체 집적 공정의 한계를 극복하여 지속적으로 무어의 법칙에 맞춰 집적도를 향상시킬 수 있을 뿐만 아니라 소재와 공정이 달라도 3차원적으로 집적이 가능하여 메모리와 프로세서로 대표되는 디지털 칩뿐만 아니라 아날로그/RF, 수동소자, 전력소자, 센서/액추에이터, 바이오칩 등을 하나로 패키징 할 수 있는 장점이 있기 때문이다. 이를 통해 성능 향상, 경박단소, 저비용의 부품 개발이 가능하기 때문에 미국, 유럽, 일본 등 선도국뿐만 아니라 싱가포르, 타이완, 중국 등에서도 활발한 연구가 진행되고 있으며 CMOS 이미지 센서 모듈 생산에 TSV 기술이 이미 적용되고 있다. 본 고에서는 3D IC를 위한 TSV 및 적층 요소 기술을 소개하고 이를 통해 개발된 사례와 표준화 동향에 대하여 소개하고자 한다.

• 마이크로전자및패키징학회지
• /
• 제19권1호
• /
• pp.25-32
• /
• 2012

Package for artificial satellite is to produce mass production for high package with reliability certification as well as develop SDRAM (synchronous dynamic RAM) module which has such as miniaturization, mass storage, and high reliability in space environment. It requires sophisticated technology with chip stacking or package stacking in order to increase up to 4Gbits or more for mass storage with space technology. To make it better, we should secure suitable processes by doing design, manufacture, and debugging. Pin type PCB substrate was then applied to QFP-Pin type 3D memory package fabrication. These results show that the 3D memory package for artificial satellite scheme is a promising candidate for the realization of our own domestic technologies.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2006년 추계학술발표대회 개요집
• /
• pp.190-192
• /
• 2006

The 3-dimensional(3D) chip stacking technology is one of the leading technologies to realize a high density and high performance system in package(SIP). It could be found that it is the advanced process of through-hole via formation with the minimum damaged on the Si-wafer. Laser ablation is very effective method to penetrate through hole on the Si-wafer because it has the advantage that formed under $100{\mu}m$ diameter through-hole via without using a mask. In this paper, we studied the optimum method for a formation of through-hole via using femto-second laser heat sources. Furthermore, the processing parameters of the specimens were several conditions such as power of output, pulse repetition rate as well as irradiation method and time. And also the through-hole via form could be investigated and analyzed by microscope and analyzer.

• 한국정밀공학회지
• /
• 제26권12호
• /
• pp.9-17
• /
• 2009

• 마이크로전자및패키징학회지
• /
• 제30권1호
• /
• pp.1-16
• /
• 2023

전기차용 전력변환모듈의 성능향상 요구와 종래의 Si 전력반도체의 한계 극복을 위해 차세대 전력반도체인 wide-bandgap (WBG) 기반 전력반도체로의 전환이 가속화되고 있다. WBG 전력반도체로의 전환을 위해 전력변환모듈 패키징 소재 역시 높은 고온 내구성을 요구받고 있다. 전력변환모듈 패키징 공정 중 하나인 Ag 소결 다이접합 기술은 종래의 고온용 Pb 솔더링의 대체 기술로 주목받고 있다. 본 논문에서는 Ag 소결 다이접합 기술 관련 최신 연구동향에 대해 소개하고자 한다. 소결 다이접합 공정 조건에 따른 접합부 특성을 비교하고 Ag 소결층의 3차원 이미지 구현에 따른 다공성 Ag 소결 접합부의 물성 측정 방법론에 대해 고찰하였다. 또한 열충격 및 파워사이클 신뢰성 평가 연구동향을 분석하였다.

• 한국정밀공학회지
• /
• 제17권7호
• /
• pp.45-51
• /
• 2000

지난 세기부터 MEMS 제작 기술을 이용하여 만들어진 시스템들을 의학이나 생물학적인 용도로 응용하기 위한 많은 연구가 활발히 이루어져 왔다. 기술적인 측면에서 이러한 연구들은 MEMS 분야의 초창기에 강조되어 온 표면 및 몸체 미세 가공 기술(surface ＆ bulk micromachining)과 같은 미세 구조물 제작 기술의 발전에 힘입은 바 크다. 그러나 MEMS 기술이 점차 발전되어 오면서, 가공 기술이 고도화되고 미세 시스템의 구조가 점차 복잡해짐에 따라, 많은 연구들이 단순한 가공기술을 넘어 미세 시스템을 조립하고 집적화할 수 있는 기술, 접합 (bonding) 기술, 패키징 (packaging) 기술, 3차원 형상의 제작 기술, 실리콘(silicon)이나 유리(glass)가 아닌 다른 재료를 이용한 미세 가공 기술 등의 개발을 중심으로 이루어지고 있다.(중략)

• 한국산학기술학회논문지
• /
• 제11권1호
• /
• pp.1-6
• /
• 2010

본 연구에서는 성형해석 및 실험적 방법을 통하여 페트 용기의 두께 편차를 최소화하기 위한 프리폼 최적화 설계를 수행하였다. 사출성형과정을 정확하게 묘사하기 위하여 3차원 모델을 이용하여 충진, 보압 및 냉각해석을 통하여 최적의 프리폼 설계변수를 설정하였으며, 이 결과를 이용하여 블로우 성형해석을 수행하였다. 성형해석결과를 평가하기 위한 사출성형 및 블로우 성형실험을 수행하였으며, 실험결과와 해석결과는 정성적으로 일치하는 것을 확인하였다. 이러한 실험결과 데이타를 설계에 반영함으로서 최적의 프리폼 형상을 얻을 수가 있었다.

• 마이크로전자및패키징학회지
• /
• 제27권3호
• /
• pp.89-93
• /
• 2020

반도체 패키지의 경박단소화로 인해 발생하는 복잡한 휨 거동은 내부 응력을 발생시켜 박리나 균열과 같은 다양한 기계적인 결함을 야기한다. 이에 따른 수율 감소를 막기 위해 휨 거동을 정확하게 예측하려는 노력은 다양한 측면에서 그 접근이 이루어지고 있다. 이 중 패키지를 구성하는 주 재료인 실리콘 웨이퍼는 일반적으로 균질한 물질로 취급되어 열에 의한 휨 거동은 전혀 없는 것으로 묘사된다. 그러나 실리콘을 얇게 가공하기 위해서 진행되는 그라인딩과 폴리싱에 의해 상온에서 휨이 발생한다는 사실이 보고되어 있고, 이는 표면에 형성되는 damage layer가 두께 방향으로 불균질함을 발생시키는 것으로부터 기인한다. 이에 본 논문에서는 반도체 패키징 공정 중 최고온 공정 과정인 solder reflow 온도에서 단면 연마된 웨이퍼가 나타내는 휨 거동을 측정하고, 이러한 휨 량이 나타나는 원인을 연마된 면과 그렇지 않은 면의 열팽창계수를 측정함으로써 밝혀내었다. 측정에는 미세 변형률과 형상이 모두 측정 가능한 3차원 디지털 이미지 상관법(Digital Image Correlation; DIC)을 이용하였다.

• 전자공학회논문지SC
• /
• 제45권4호
• /
• pp.29-34
• /
• 2008

일반적으로 종래의 3 차원 홀 센서는 일반적으로 $B_z$에 대한 감도가 $B_x,\;B_y$에 대한 감도의 약 1/10정도에 그친다. 따라서 본 연구에서는 새로운 구조를 갖는 3 차원 홀 센서를 제안하였다. 이방성 식각을 이용하여 트랜치를 형성함으로써 감도를 약 6배 증가시켰다. 또한 자속을 집속시키기 위하여 웨이퍼 후면에 강자성체 박막을 증착시킴으로써 $B_z$에 대한 감도를 $B_x,\;B_y$에 대한 감도의 약 80%정도로 증가시켰다. 제작된 센서의 감도는 각각 361V/A T, 335V/A T, 그리고 286V/A T로 측정되었다. 센서는 $360^{\circ}$ 회전체에 대해 사인파의 출력을 가졌다. 패키징 된 센서의 감응부의 면적은 $1.2{\times}1.2mm^2$이었다. 센서의 선형성은 오차가 ${\pm}3%$로 우수하였다. 제작된 센서의 분해능은 약 $1{\times}10^{-5}T$였다.