• Journal of the Korean Geophysical Society
• /
• v.8 no.2
• /
• pp.53-61
• /
• 2005

2-D and 3-D resistivity surveys were carried out at the Deok-In2 levee during the period of arid and rainy seasons to assess the waterproof effectiveness of sheet pile and routing sections and detect the location of pipings. Inverted resistivity sections clearly indicated the boundaries of sheet pile and grouting sections and the locations of pipings observed at the ground surface. It is necessary that proper survey parameters are determined considering inverted depth and resolution and contacting resistance is decreased to obtain favorable result.

• Proceedings of the Optical Society of Korea Conference
• /
• 2006.07a
• /
• pp.427-428
• /
• 2006

LED(Light-Emitting Diode)내에서의 전류 분포를 계산하기 위한 SPICE 기반의 3차원 회로 모델을 개발하였다. 이 모델은 고전압, 고전류에서 구동되는 고휘도 LED의 전류 밀집(current crowding) 현상을 최소화하기 위한 설계 최적화에 이용할 수 있다. 본 논문에서는 $GaN/Al_2O_3$ 고휘도 청색 LED 내에서의 전류 분포를 분석하여 전극 설계를 최적화하기 위한 연구를 수행하였다.

• Journal of Radiation Protection and Research
• /
• v.30 no.2
• /
• pp.69-75
• /
• 2005

Gas avalanche microdetectors, such as micro-strip gas chamber (MSGC), micro-gap chamber (MGC), micro-dot chamber (MDOT), etc., are operated under high voltage to induce large electron avalanche signal around micro-size anodes. Therefore, the anodes are highly exposed to electrical damage, for example, sparking because of the interaction between high electric field strength and charge multiplication around the anodes. Gas electron multiplier (GEM) is a charge preamplifying device in which charge multiplication can be confined, so that it makes that the charge multiplication region can be separate from the readout micro-anodes in 9as avalanche microdetectors possible. Primary electron collection efficiency is an important measure for the GEM performance. We have defined that the primary electron collection efficiency is the fractional number of electron trajectories reaching to the collection plane from the drift plane through the GEM holes. The electron trajectories were estimated based on 3-dimensional (3D) finite element method (FEM). In this paper, we present the primary electron collection efficiency with respect to various GEM operation parameters. This simulation work will be very useful for the better design of the GEM.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.422-422
• /
• 2012

In2O3 계열의 산화물 전도성 투명 전극은 최근 디스플레이, 태양전지 등 전자산업에서 중요한 소재로 전 세계적으로 많이 연구되고 있다. 또한 3.6 eV의 wide bandgap을 가짐으로서 센서 등의 반도체 소자로의 응용가능성이 매우 큰 것으로 알려져 있다. 기존의 연구는 In2O3에 SnO2, Al2O3, Ga2O3 등을 혼합하여 화합물 형태의 투명전극 소재를 개발하고, 전도성 및 투과율 등을 개선시키는데 초점이 맞춰져왔다. 최근에 들어서 나노스케일 물질의 제조 기술 개발로 낮은 차원의 In2O3 나노구조는 센서나 발광다이오드와 같은 전자기기의 제작을 위해서 연구 되었는데, 본 논문에서는 Carbon을 doping하여 p-형 반도체로의 응용 가능성을 고찰하였다. 본 논문에서는 In2O3:C 박막을 radio-frequency magnetron sputtering 방법으로 sapphire(0001) 기판위에 증착하였다. 통상적으로 ceramic target에 carbon을 혼합하여 sintering하여 제작한 ceramic target 대신, In2O3 powder와 CNT를 혼합하여 powder형태의 sputter target을 사용하였다. 박막의 증착 초기에는 매우 평평한 층구조로 성장하였고, 박막의 두께가 증가함에 따라 섬조직이 생성되기 시작하여 표면거칠기가 매우 크게 증가하였다. 박막의 두께가 500 nm 이상이 되면 나노 피라미드가 생성되는데, 이는 In2O3의 결정구조에 기인한 것으로 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.189.2-189.2
• /
• 2013

1차원 산화아연 나노구조물은 광대역 에너지 밴드갭(~3.3 eV)과 독특한 물리적 특성을 갖고 있어, 전계효과 트랜지스터(field effect transistor), 발광다이오드(light emitting diode), 자외선 광검출기 (ultraviolet photodetector) 및 태양전지(photovoltaic cell)에 널리 이용되고 있다. 특히, 1차원 산화아연 나노구조물은 직접천이형 에너지 밴드갭(direct bandgap)을 갖고 있으며, 빛으로부터 여기된 전자가 1차원 나노구조물을 통해 향상된 이동경로를 제공할 수 있어서 차세대 자외선 광검출기 응용에 대한 연구가 활발히 진행되고 있다. 한편, 수열합성법(hydrothermal method)을 통해서 1차원 산화아연 나노구조물을 비교적 간단하고 저온공정을 통해서 합성할 수 있는데, 이를 광검출기 소자구조에 응용에서 양전극에 연결하기 위해서는 복잡하고 정교한 공정이 필요하다. 이에 본 연구에서는 수열합성법을 통해 합성된 산화아연 나노로드가 포함된 에탄올 용액을 금(Au) 패턴에 drop-casting을 통해서 간단한 방법으로 metal-semiconductor-metal (MSM) 광검출기를 제작하여 광반응 특성을 분석하였다. 또한 염료를 통해 가시광을 흡수하여 광전류(photocurrent)를 발생시킬 수 있도록 염료를 흡착한 산화아연 나노로드를 이용하여 같은 구조의 MSM 광검출기를 제작하여 가시광에 대한 광반응 특성을 관찰하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.343-343
• /
• 2015

고종횡비의 실리콘 관통전극(TSV)은 반도체 3차원 적층을 실현하기 위한 핵심적인 기술이다. TSV의 충전은 주로 전해도금을 이용하는데 무결함 충전을 위해서 도금액에 몇 가지 첨가제(억제제, 가속제, 평탄제)가 포함된다. 본 연구에서는 첨가제 유무 따른 비아 충전 양상 및 무결함 충전에 대한 연구를 진행하였다. 비아 충전 공정을 위해서 직경 10 um, 깊이 50 um의 TSV가 패터닝된 웨이퍼를 준비하였으며 도금 후 단면을 관찰하여 도금의 양상을 비교하였다. 도금액에 첨가제가 포함되지 않는 조건, 억제제와 가속제만 포함된 조건, 세 가지 첨가제가 모두 포함된 조건으로 비아 충전을 실행하였으며 최종적으로 무결함 충전이 되는 첨가제 조건을 찾을 수 있었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.41.2-41.2
• /
• 2010

최근 태양전지 제조비용 절감을 위해 초박형 실리콘 태양전지 개발이 활발히 이루어지고 있다. 이에 따라 후면전계(Back Surface Field, BSF) 특성에 대한 관심이 높아지는 추세이다. 이에 본 연구에서는 후면의 결정방향 및 표면구조에 따라 형성되는 후면전계(BSF)의 특성에 대해 알아보고자 하였다. 후면이 절삭손상층 식각(Saw damage etching) 후 (100)면이 드러난 실리콘 기판과 텍스쳐링(Texturing) 후 (111)면이 드러난 실리콘 기판에 후면 전극을 스크린 인쇄 후 Ramp up rate을 달리 하여 소성 공정(RTP system)을 통해 후면전계(BSF)를 형성하여 비교하였다. 후면전계(BSF)의 형상과 특성만을 평가하기 위하여 염산을 이용하여 후면 전극층을 제거하였다. 후면 전극 제거 후 주사전자현미경(Scanning Electron Microscopy)과 3차원 미세형상측정기(Non-contacting optical profiler)로 후면전계(BSF)의 형상을 비교하였다. 또한 후면전계(BSF)의 특성을 평가하고자 Quasi-Steady-State Photo Conductance(QSSPC)를 사용하여 포화전류(Saturation current, $J_0$)을 측정하였고, 면저항 측정기(4-point probe)로 면저항을 측정하여 비교하였다. 후면 전계(BSF)는 (100)면과 (111)면에서 모두 Ramp up rate이 빠를수록 향상된 특성을 보였고, (111)면에서 더 큰 차이를 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.425-425
• /
• 2012

유기물/무기물 나노 복합체를 사용하여 제작한 메모리 소자는 간단한 공정과 3차원의 고집적, 그리고 플렉서블한 특성을 가지고 있어 차세대 전자 소자 제작에 매우 유용한 소재이기 때문에 많은 연구가 진행되고 있다. 다양한 유기물 메모리 소자중에서 유기 쌍안정성 소자(organic bistable devices, OBD)의 전하 수송 메커니즘은 많이 연구가 되었지만, 트랩의 밀도와 분포에 따른 전기적 특성에 대한 연구는 미흡하다. 본 연구에서는 두 전극 사이에 나노 입자가 분산되어 있는 유기물 박막에 존재하는 트랩의 밀도와 분포로 인해 같은 인가전압에서도 다른 전도율이 나타나는 현상을 분석하였다. 하부 전극으로 Indium-tin-oxide가 코팅된 유리기판과 상부 전극인 Al 사이에 나노입자가 분산된 폴리스티렌 박막을 기억 매체로 사용하는 OBD를 제작하였다. OBD의 전기적 특성을 관찰하기 위하여 space-charge-limited-current (SCLS) 모델을 사용한 이론적인 연구를 실험 결과와 비교 분석하였다. 계산된 전류-전압 결과는 트랩 깊이에 따른 가우스 분포로 이루어진 개선된 SCLS 모델을 사용하였을 때 측정된 전류-전압 결과와 잘 일치 하였다. 낮은 인가전압에서 Ohmic 전류가 생기는 것을 개선된 SCLS 모델과 병렬저항을 사용하여 설명하였다. 이 연구 결과는 유기물/무기물 나노 복합체를 사용하여 제작한 OBD의 트랩의 밀도와 분포에 따른 전기적 특성을 이해하는데 도움을 준다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1309-1310
• /
• 2007

본 논문에서는 IGBT 소자 중 온저항을 낮추고 집적성을 향상시키기 위해 고안된 트렌치 게이트 IGBT의 단점인 게이트 코너에서의 전계 집중현상을 완화하기 위해 P+ 베이스 영역에 트렌치 전극을 형성하고, 트렌치 바닥면에 P+ 층을 형성한 새로운 구조를 제안하고 TSUPREM과 MEDICI 시뮬레이션을 사용하여 전기적 특성을 분석하였다. 제안한 구조를 시뮬레이션한 결과 순방향 저지시에 15% 이상의 항복전압 향상을 보였으며, 이 때 온저항 특성과 문턱전압의 변화는 없었다. 전계 분포를 3차원적 시뮬레이션을 통해 트렌치 전극 바닥에 형성된 P+ 층에 의해 전계집중이 분산되는 전계분산 효과에 의해 항복전압을 향상시킴을 확인하였다. 전계분산 효과에 의한 항복전압향상은 트렌치 게이트의 코너와 트렌치 전극의 코너의 깊이가 같을수록 두 코너 사이의 거리가 가까울수록 커짐을 시뮬레이션을 통해 확인하였다. 제안 구조는 공정상 복잡성이 야기되지만 15%이상의 항복전압향상 효과는 소자 특성 개선에서 많은 응용이 기대된다.

• Korean Chemical Engineering Research
• /
• v.47 no.1
• /
• pp.1-10
• /
• 2009

As a demand for the portable device requiring smaller size and better performance is in hike, reducing the size of conventionally used planar 2 dimensional chip cannot be a solution for the enhancement of the semiconductor chip technology due to an increase in RC delay among interconnects. To address this problem, a new technology - "3 dimensional (3D) IC chip stack" - has been emerging. For the integration of the technology, several new key unit processes (e.g., silicon through via, wafer thinning and wafer alignment and bonding) should be developed and much effort is being made to achieve the goal. As a result of such efforts, 4 and 8 chip-stacked DRAM and NAND structures and a system stacking CPU and memory chips vertically were successfully developed. In this article, basic theory, configurations and key unit processes for the 3D IC chip integration, and a current tendency of the technology are explained. Future opportunities and directions are also discussed.