• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.549-552
• /
• 2004

The thesis describes the design of 12bit digital-to-analog converter (DAC) which shows the conversion rate of 500MHz and the power supply of 3.3V with 0.35${\mu}m$ CMOS 1-poly 4-metal process for advanced wireless transceiver of high speed and high resolution. The proposed DAC employes segmented structure which consists of 6bit MSB, 3bit mSB, 3bit LSB for area efficiency Also, using a optimized aspect ratio of process and new triple diagonal symmetric centroid sequence for high yield and high linearity. The proposed 12bit current mode DAC was employs new deglitch circuit for the decrement of the glitch energy. Simulation results show the conversion rate of 500MHz, and the power dissipation of 85mW at single 3.3V supply voltage. Both DNL and INL are found to be smaller than ${\pm}0.65LSB/{\pm}0.8LSB$.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.47-52
• /
• 2017

본 연구는 한국전력 eIoT(: energy Internet of Thing) 플랫폼을 활용한 BIT(: Bus Information Terminal) 기능이고, 망구성은 터미널 디스플레이 디바이스, 게이트웨이, 플랫폼, 그리고 서비스서버로 구성 한다. 핵심기능들은 게이트웨이와 디바이스간 LoRa(: Long Range) 기술을 활용하여 프로토콜 데이터 전달하는 부분, 지능화된 애플리케이션 처리 부분 그리고 택시 예약 시스템에 연동되는 SIP(Session Initiation Protocol)데이터처리 부분이다. 그리고 BIT에서 서비스될 수 있는 리소스트리가 제시되며, 이것은 애플리케이션 서버와 디바이스에서 공통적으로 사용된다.

• Journal of Astronomy and Space Sciences
• /
• 제27권3호
• /
• pp.221-230
• /
• 2010

A 4+12+16 amplitude phase shift keying (APSK) modulation outperforms other 32-APSK modulations in a nonlinear additive white Gaussian noise (AWGN) channel because of its intrinsic robustness against AM/AM and AM/PM distortions caused by the nonlinear characteristics of a high-power amplifier. Thus, this modulation scheme has been adopted in the digital video broadcasting-satellite2 European standard. And it has been considered for high rate transmission of telemetry data on deep space communications in consultative committee for space data systems which provides a forum for discussion of common problems in the development and operation of space data systems. In this paper, we present an improved bits-to-symbol mapping scheme with a better bit error rate for a 4+12+16 APSK signal in a nonlinear AWGN channel and propose a simple signal detection algorithm for the 4+12+16 APSK from the presented bit mapping.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.175-179
• /
• 2005

본 논문에서는 평행 결합선로를 이용하여 구조가 간단하고 광대역 특성을 갖는 $180^{\circ}$ bit X-대역 위상 변이기를 설계하고 마이크로머시닝 (micromachining) 공정을 이용하여 제작하였다. 이 위상 변이 기는 한쪽 끝이 접지된 $90^{\circ}$ 평행 결합선로와 한쪽 끝이 단락된 $90^{\circ}$ 평행 결합선로를 병렬로 연결한 구조를 갖는다. 이분법 이론에 의해 $180^{\circ}$ bit 위상 변이기에 대한설계 공식을 유도하고, 이를 적용하여 중심주파수 10GHz에서 대역폭 6GHz, ${\pm}5^{\circ}$의 위상 변이를 갖는 광대역 $180^{\circ}$ bit위상 변이기를 설계, 제작하였다.

• 한국통신학회논문지
• /
• 제28권12B호
• /
• pp.1091-1099
• /
• 2003

국가정보원에서 방화벽(Firewall)의 인증을 하고 있고, 여기에서 K4 등급을 받은 방화벽이 모든 공공기관에 설치되고 있다. Solaris를 운영체제로 하는 K4 방화벽의 기능에서 패킷필터링과 NAT, 프락시 및 인증서비스 기능 등에 관해 기능 설정 전과 기능 설정 후의 성능을 비교 평가한다. 그리고 기존 32비트 체제 방화벽성능에 비해 최근 인증을 받고 있는 64비트 체제의 Solaris 방화벽을 비교 평가하여. 32비트에 비해 64비트 체제의 방화벽이 2배 이상 성능 개선이 나타남을 평가한다. 그리고, 결론에서 K4 방화벽 및 대한민국 방화벽의 연구 및 개발에 방향을 제시하여 세계에서 경쟁력 있는 시스템으로 도움이 되고자 한다.

• 한국구조물진단유지관리공학회 논문집
• /
• 제27권1호
• /
• pp.64-70
• /
• 2023

본 연구에서는 1.04배 드릴비트 직경 및 1.02배 드릴비트 직경 시 앵커의 신뢰성시험을 수행하였다. 각 변수별 시험을 통해 앵커의 표준편차 및 변동계수를 검토하였고, 기준시험 결과와 비교 평가하였다. 1.04배 드릴비트 직경을 가진 M12 및 M16 앵커의 신뢰성시험결과, 극한 인장하중 허용기준 변동계수 값인 20% 이내의 값을 나타내어 시험기준을 만족하였다. 또한, 1.04배 드릴비트 직경을 가진 앵커의 성능은 기준시험 대비 M12 앵커는 약 74%, M16 앵커는 약 55% 정도로 나타나 앵커의 내력이 다소 부족한 성능을 나타냈지만, 설계강도 대비 약 253% 및 210%로 나타나 1.04배 드릴비트 직경에 설치된 앵커의 인발성능은 충분히 확보하고 있음을 알 수 있었다. 1.02배 드릴비트 직경을 가진 M12 및 M16 앵커의 신뢰성시험결과, 극한인장하중 허용기준 변동계수 값인 20% 이내의 값을 나타내어 시험기준을 만족하였다. 또한, 1.02배 드릴비트 직경을 가진 앵커의 성능은 기준시험 대비 M12 앵커는 약 48%, M16 앵커는 약 53% 정도로 나타나 다소 부족한 성능을 나타냈지만, 설계강도 대비 약 136% 및 168% 로 나타나 1.02배 드릴비트 직경에 설치된 앵커의 인발성능은 충분히 확보하고 있음을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.56-63
• /
• 2008

본 논문에서는 WCDMA 통신용 송신기에 적용 가능한 12비트 1GS/s 전류구동 방식의 혼합형 DAC를 설계하였다. 제안된 DAC는 혼합형 구조로써 하위 4비트는 이진 가중치 구조, 중간비트와 상위비트는 4비트 온도계 디코더 구조로 12비트를 구성하였다. 제안된 DAC는 혼합형 구조에서 발생되는 지연시간에 따른 성능 저하를 개선하기 위해 지연시간보정 회로를 사용하였다. 지연시간보정 회로는 위상주파수 검출기, 전하펌프, 제어회로로 구성되어 이진 가중치 구조와 온도계 디코더 구조에서 발생하는 지연시간을 감소시킨다. 제안한 DAC는 CMOS $0.18{\mu}m$ 1-poly 6-metal n-well 공정을 사용하여 제작되었고 측정된 INL/DNL은 ${\pm}0.93LS/$ 0.62LSB 이하로 나타났다. 입력 주파수 1MHz에서 SFDR은 약 60dB로 측정되었고 SNDR은 51dB로 측정되었다. 단일 DAC의 전력소모는 46.2mW로 나타났다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.145-148
• /
• 2000

A 16bit asynchronous multiplier has been designed using micropipelind structure with 2 phase and data bundling. And 4-radix modified Booth algorithm, CPlatch(Cature-Pass latch) and modified 4-2 counters have adopted in this design. It is implemented in 0.65$\mu\textrm{m}$ double-poly/double-metal CMOS technology by using 12,074 transistors with core size of 1.4${\times}$1.8$\textrm{mm}^2$. And our design results in a computation rate 55MHz a supply voltage of 3.3V.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.7-14
• /
• 2000

Bi/sub 4/Ti/sub 3/O/sub 12/ (BIT) 박막을 acetate 계 precursor 를 이용한 sol-gel 법으로 제작한 후, 구조적 및 전기적 특성을 조사하여 NVFRAM (Won-Volatile Ferroelectric RAM)으로의 응용가능성을 조사하였다. DT-TG (Differential Thermal-Thermal Gravimetric) 분석으로 drying 온도와 annealing 온도가 각각 400℃ 와 650℃ 인 BIT 박막의 열처리조건을 확립하였다. Pt/Ta/Sio/sub 2//Si 기판 위에 제작된 BIT 박막은 완전한 orthorhombic perovskite상을 가지며, 입자크기가 약 100nm 이고 표면 거칠기는 약 70.2Å 으로 비교적 치밀한 형상을 나타내었다. 10㎑ 의 주파수에서 비유전률과 유전손실은 각각 176 과 0.038 이었으며, 100 ㎸/cm 의 전기장에서 누설전류밀도는 4.71㎂/㎠ 이었다. ±250㎸/㎝ 에서 이력곡선을 측정한 결과, 잔류분극 (Pr)과 항전계 (Ec)는 각각 5.92μC/㎠ 과 86.3㎸/㎝ 이었다. BIT 박막에 ±5V 의 사각펄스를 인가하여 피로특성을 측정한 결과, 잔류분극은 초기값 5.92μC/㎠ 에서 10/sup 9/회에서는 3.95μC/㎠ 로 약 33% 감소하였다.

• Journal of Communications and Networks
• /
• 제12권5호
• /
• pp.475-479
• /
• 2010

The clipping value, defined as the log-likelihood ratio (LLR) in the case wherein all the list of candidates have the same binary value, is investigated, and an effective method to estimate it is presented for iterative tree search detection. The basic principle behind the method is that the clipping value of a channel bit is equal to the LLR of the maximum probability of correct decision of the bit to the corresponding probability of erroneous decision. In conjunction with multilevel bit mappings, the clipping value can be calculated with the parameters of the number of transmit antennas, $N_t$; number of bits per constellation point, $M_c$; and variance of the channel noise, $\sigma^2$, per real dimension in the Rayleigh fading channel. Analyses and simulations show that the bit error performance of the proposed method is better than that of the conventional fixed-value method.