• 한국통신학회논문지
• /
• 제16권1호
• /
• pp.13-22
• /
• 1991

본 논문에서는 단층 구조 퍼셉트론 신경 회로망 모델을 사용하여 입력 데이타에서 발생한 2비트의 에러를 검증 및 수정하는 회로를 설계하였다. 순회 해밍 부호를 응용하여 6비트의 데이타 비트와 8비트의 체크 비트를 갖는(14, 6) 블럭 부호를 사용하였다. 모든 회로들은 이중 배선 CMOS 2$\mu$m 설계 규칙에 따라 설계되었다. 회로를 시뮬레이션한 결과. 2비트 에러 검증 및 수정 회로는 최대 67MHz의 입력주파수에서 동작함을 확인하였다.

• 스마트미디어저널
• /
• 제12권1호
• /
• pp.17-23
• /
• 2023

보안 설계 방법론은 물리적 공격으로부터 집적회로를 방어하는 것을 목적으로 하며, 칩 외부에서 발생하는 비정상적인 접근을 감지하는 회로를 내부에 추가로 배치하여 구현된다. 비정상적인 접근 중 microprobing과 FIB 장비를 이용한 회로 수정 공격은 직접적인 접근이 가능한 만큼 가장 강력한 공격 수단이다. microprobing은 프로브를 통해 회로의 와이어에 의도적으로 결함을 주입하거나, 데이터를 읽고 변경한다. FIB 회로 수정 공격은 회로를 재연결하거나 파괴하여 회로를 무력화하거나 데이터에 접근하는 방식이다. 기존에는 두 공격에 대응하기 위해 두 신호의 도착 시간 불일치를 검출하거나, 암호화 통신을 기반으로 입출력 데이터를 비교하는 연구가 진행됐었다. 본 논문에서는 하드웨어 오버헤드 감소를 목표로 연구를 진행했으며, 프로브 접촉과 회로 수정을 통해 발생하는 반사 신호의 비대칭을 감지한 후, 비교를 통해 공격을 검출한다. 제안하는 보안 회로는 기존 연구 대비 회로의 크기와 테스트 주기를 감소시켜, 보안에 사용되는 비용을 절감할 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
• /
• pp.835-837
• /
• 2005

이동기기들이 늘어가고 있는 추세에서 기기들의 구성품인 디지털 회로들의 테스트 시간과 전력소모는 성능에 상당한 영향을 미친다. 테스트 시간을 줄이는 방법은 병렬 코어 테스트 방법으로 줄일 수 있으나, 다양한 코어들이 동시에 테스트 되면 많은 전력 소모를 야기 시킨다. 스캔 구조를 기반으로 한 회로에서 전력 소모는 테스트 데이터의 불필요한 천이에 의해 많이 발tod한다. 그러므로 스캔 체인을 수정함으로 인해 입력 값과 출력 간의 천이를 줄일 수 있다. 제안하는 스캔 체인의 수정은 스캔 셀의 재배치와 특정한 회로의 추가로 이루어진다. 또한 회로의 추가는 그에 적합한 그룹화를 시킴으로써 최소의 수를 결정한다. 천이 주기를 해석하여 효과적인 알고리즘을 세움으로써 최적의 스캔 체인구조와 그룹을 구함으로써 전력 소모를 최소화할 수 있다.

• 한국레이저가공학회:학술대회논문집
• /
• 한국레이저가공학회 2004년도 추계학술대회논문집
• /
• pp.18-21
• /
• 2004

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.7-9
• /
• 2001

ASIC 설계에서 gated clock으로 동작하는 clock을 입력으로 받는 회로들은 스캔 테스트를 수행하기에 용이하지 않다. 이러한 회로들에 대하여 스캔 테스트기법을 적용하기 위한 설계변경기술을 제안한다. 제안하는 설계변경기술은 비동기 회로를 동기 회로로 변환함으로써 스캔 기법을 적용할 수 있는 회로로 변환하게 된다. 이로써 테스트를 좀 더 용이하게 수행할 수 있을 뿐 아니라 결함 시험도를 높이게 되는 효과를 가져올 수 있다.

• 한국산업정보학회논문지
• /
• 제12권2호
• /
• pp.79-84
• /
• 2007

본 논문에서는 CMOS를 이용한 온도 제어회로를 MOSIS의 0.25um-3.3V CMOS 설계규칙에 따라 설계하고 SPICE 시뮬레이션과 실험을 통하여 성능을 검토하였다. 설계된 회로는 $0^{\circ}C{\sim}150^{\circ}C$의 온도 범위에 대하여 출력 전압이 약 $13mV/^{\circ}C$로 변화하며 좋은 온도 선형성을 나타내었다. 또한, 바이어스 전압을 변화시키면 온도변화에 대한 출력전압의 변화량을 조정할 수 있다. 제안된 회로는 온 칩 수정발진회로의 설계 등에 유용하게 사용될 수 있을 것으로 기대된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.245-248
• /
• 2001

본 논문에서는 연집 오류(burst error)에 우수한 정정 능력을 보이는 고속 RS(Reed-Solomon) 복호기를 제안한다. 제안된 RS 복호기는 RS(n, k, t); (37 < n ≤ 255, 21 < k ≤ 239, t = 8)의 사양을 지원하며 수정 유클리드 알고리즘(modified Euclid´s algorithm)을 이용한 시스톨릭 어레이(systolic array) 방식의 병렬처리 구조로 설계되었다. 고속 RS 복호기의 효율적인 VSLI 설계를 위하여 새로운 방식의 수정 유클리드 알고리즘 연간 회로를 제안한다. 제안된 수정 유클리드 알고리즘 회로는 2t + 1의 연산 지연 시간을 갖으며 기존 구조의 연산 지연 시간인 3t + 37에 비하여 t = 8 인 경우 약 72%의 연산 지연이 감소하였다. 제안된 구조를 VHDL을 이용하여 설계하였으며 SAMSUNG 0.5㎛(KG80) 라이브러리를 이용하여 논리 합성과 타이밍 검증을 수행하였다. 합성된 RS 복호기의 총 게이트 수는 약 77,000 개이며 최대 80MHz의 동작 속도를 나타내었다.

• 한국통신학회논문지
• /
• 제23권6호
• /
• pp.1575-1582
• /
• 1998

본 논문에서는 연집에러에 대한 대처방안으로 효과적인 RS(Reed-Solomon) 부호를 이용한 FEC(forward error correcting) 기법에 대한 연구가 이루어졌다. RS 부호화기 및 복호화기의 ASIC 구현을 위한 회로를 수정된 유클리드 알고리듬을 사용하여 설계 및 제안하였다. 제안된 회로의 동작을 흉내내는 방법으로 C 프로그램을 작성하여, 여러 가지의 에러 및 삭제 오류가 발생한 통신 선로를 가장하여 동작을 확인하였다. 이를 바탕으로 RS 부호화기 및 복호화기의 단일칩 구현을 위한 회로를 VHDL을 사용하여 시스톨릭 어레이 형태를 사용한 파이프라인 구조로 VLSI 설계하고 로직 시뮬레이션을 통해 검증하였으며 최종적으로 회로 합성에 성공하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.600-603
• /
• 2008

본 논문은 액정 표시 소자 (liquid crystal display, LCD)의 저소비 전력을 위한 새로운 메모리-인-픽셀 회로 설계를 제안한다. 각 픽셀 (화소)이 한 개의 메모리를 가지고 있기 때문에 이러한 회로는LCD동작을 위해 게이트와 소스 구동 회로의 동작 없이도 메모리에 저장된 데이터를 이용하여 8컬러를 표현할 수 있다. 즉 구동 회로의 동작 없이도 각 화소에 내장된 메모리를 이용하여 데이터를 표현할 수 있기 때문에 LCD패널의 소비전력을 줄일 수 있다. 각 메모리 회로는 각 화소에 내장된 수정된 S-R플립플롭(NAND형)으로 구성되어 있고, 플립플롭은 겹치지 않는 클럭 CLK_A와 CLK_B를 이용하여 교류 바이어스를 공급한다. NAND형은 인버터형 메모리에 비해 회로는 더 복잡하지만, 약 50%의 더 낮은 소비전력 특성을 가진다. $96{\times}128$의 해상도를 가진 LCD패널에 대해 인버터형 메모리가 0.037 mW의 소비전력을 보인 반면 제안된 메모리 회로는 단지 0.007mW의 우수한 소비전력을 보였다.

• 한국정보처리학회논문지
• /
• 제5권1호
• /
• pp.249-257
• /
• 1998

다층 인쇄회로기판에서 고속 신호를 정확하고 신속하게 배선 설계하려면, 물리적 설계 규칙과 신호 잡음을 고려한 전기적 설계 규칙을 정립하고, 적용할 신호 검증 도구를 사용하여 신호의 충실성을 검증하여야 한다. 본 논문은 현재 개발 제작되어 동작 중에 있는 HIPSS(High Performance Storage System)보드에 대한 전기적 설계 규칙과 고속 신호의 배선에 따른 일부 고속 신호의 신호 검증 방법을 설명한다. 또한 전기적 설계 규칙을 적용하여 인쇄회로기판을 설계하는 경우, 발생하는 신호 지연, 반사 그리고 누화 등의 신호 잡음을 검증 도구를 이용하여 시뮬레이션 하고, 분석한 결과를 보이며, 수정된 고속 신호의 배선 설계를 확인한다.