• The Journal of the Acoustical Society of Korea
• /
• v.17 no.4
• /
• pp.3-13
• /
• 1998

본 논문은 음성 다이어링 시스템을 구현하기 위한 한국어 단독 숫자음 및 연속 숫 자음 인식에 관한 것이다. 단독 숫자음의 인식은 미지의 입력 음성을 재귀 신경망을 이용하 여 모델링된 각 모델에 인가하고, 신경 회로망의 출력 노드의 상태열을 검사하여 적절한 상 태 전이를 하며 최고의 확률값을 출력하는 모델을 인식된 결과로 출력한다. 연속 숫자음의 인식은 미지의 연속 숫자음을 재귀 신경 회로망을 이용한 연속 숫자음 모델에 입력하고, 신 경 회로망의 출력에 대하여 적절한 상태 전이에 대한 검사와 레벨 빌딩(Level Building)을 수행하여 최소의 오차를 가지는 모델열을 인식된 결과로 출력한다. 재귀 신경 회로망을 이 용하여 음절 모델을 만드는 과정에서 재귀 노드는 예상치가 주어지지 않으므로 신경 회로망 의 학습에서 제외되어 현저한 학습 속도의 저하를 가져온다. 따라서 본 논문에서는 재귀 신 경 회로망의 학습 속도를 향상시키기 위한 2가지 방법을 제안 한다. 첫 번째는 재귀 신경 회로망의 재귀 노드의 예상치를 실험적으로 주어줌으로써 학습 속도의 향상을 도모하였다. 두 번째는 음절 모델의 출력노드의 개수와 음절 모델의 세그먼트 경계를 알고리듬을 이용하 여 자동적으로 조절하였다. 실험결과, 단독어의 경우 음절 '에'에 포함하는 한국어 11개의 숫 자음에 대하여 화자 종속의 경우 97.3%, 화자 독립의 경우 80.5%의 인식률을 얻었으며, 연 속 숫자음의 경우는 21종류의 연속 숫자음에 대하여 화자 종속에서 88.2%, 화자 독립의 경 우 81.3%의 인식률을 얻을 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.38 no.12
• /
• pp.49-57
• /
• 2001

In this paper, equivalent circuit model and novel model parameter extraction method of a silicon(Si) substrate are presented. Substrate coupling through Si-substrate is quantitatively investigated by analyzing equivalent circuit with operating frequency and characteristic frequencies (i.e., pole and zero frequency) of a system. For the experimental verification of the equivalent circuit and parameter extraction method, test patterns are designed and fabricated in standard CMOS technology with various isolation distances, substrate resistivity, and guard-ring structures. Then, these are measured in l00MHz-20GHz frequency range by using vector network analyzer. It is shown that the equivalent-circuit-based HSPICE simulation results using extracted parameters have excellent agreement with the experimental results. Thus, the proposed equivalent circuit and parameter extraction methodology can be usefully employed in mixed-signal circuit design and verification of a circuit performance.

• Proceedings of the KIEE Conference
• /
• 2003.10a
• /
• pp.174-177
• /
• 2003

본 논문에서는 AC PDP의 유지방전구간에서의 인가전압에 따른 방전전류, 공간전압, 벽전하 등의 변화를 새로운 AC PDP를 위한 등가회로모델을 사용하여 효율적이고 간편하게 시뮬레이션 한 결과를 소개한다. 벽전하의 정확한 분석은 안정적이고 효율적인 AC PDP의 구동 방법을 개발하기 위해 계속 연구, 보고 되어 왔지만, 인가되는 전압의 변화에 따른 시간적인 셀 내부의 변화를 빠르고 편리하게 분석하고 이해하는데 효과적인 방법은 제시되지 못하였다. 본 논문에서는 AC PDP의 전극간 물리적인 특성을 고려하여 3개의 직렬 커패시터와 1개의 병렬 커패시터, 2개의 싸이리스터를 사용하여 AC PDP를 위한 등가회로모델을 구성하여 제시하였다. 제안된 등가회로모델은 SPICE와 같은 표준 회로시뮬레이션 툴에 손쉽게 적용가능하며, 이러한 방법으로 분석된 패널내의 전류, 공간전압, 벽전하의 동특성을 소개하였다. 등가회로모델을 이용한 시뮬레이션 결과는 실험을 통한 측정 결과와 비교하여 그 정확성을 검증하였다. 인가전압의 시간적 변화의 따른 유입전류 및 셀 내의 전압 및 전하의 분포를 손쉽고 정확하게 시뮬레이션 할 수 있는 본 AC PDP의 등가회로모델은 AC PDP의 특성을 이해하는 데에 중요한 도구가 될 것이며 효율적인 구동 방식의 개발 및 분석 등에 널리 활용될 수 있을 것이다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2021.05a
• /
• pp.269-272
• /
• 2021

본 논문에서는 변수간의 다양한 관계 분석 또는 예측 모델에 많이 적용되는 베이지안 네트워크 모델에 대한 양자 회로를 설계하고, 설계한 양자 회로를 '모여봐요! 동물의 숲' 게임에서 진행되는 무 거래에 대한 무값을 예측하는 시나리오에 적용했다. 제안한 양자 가격 예측 모델은 양자 회로로 표현했으며 IBM 의 Qiskit 을 이용해 구현하였다. 구현한 회로는 시뮬레이션 백엔드 뿐만아니라 IBM 에서 클라우드로 제공하는 실제 양자 컴퓨터 2 종의 백엔드에 실행하였고, 실행 결과와 설계한 회로를 바탕으로 제안한 모델의 성능을 분석하여 제안 모델의 효용성을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.2
• /
• pp.28-28
• /
• 2001

능동제어형 전계방출 디스플레이의 전자공급원으로서 능동제어형 전계 에미터 어레이의 회로모델이 제안되었다. 능동제어형 전계 에미터 어레이는 전계방출을 안정화시키고 저전력구동을 위한 수소화 된 비정질 실리콘 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이로 구성되었고 같은 유리기판 위에 제작되었다. 비정질 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이의 전기적 특성으로부터 추출된 기본 모델 변수는 제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이 값으로는 4bit/color의 계조(gray scale)표현이 가능하였다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.11 no.2
• /
• pp.33-39
• /
• 1974

Networks showing often and short stable voltage inversion negative immittance converter(VNIC) characteristics are proposed by simplified equivalent model. Open stable VNIC characteristics can be obtained of controlling the base voltage of common base connection according to output voltage and short stable VNIC characteristics according to input dotage. An unbalanced circuit showing open and short stable characteristics is constructed and ana1ysis. The experimental results are coincident with the calculated within 10% error.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.5 no.4
• /
• pp.327-334
• /
• 2000

In this paper, the circuit model using circuit averaging method for full bridge for full bridge converter is suggested. This model can represent the physical characteristics of converter circuits appropriately. At most of high capacity DC-DC converter application parts, full bridge converter is adapted for main circuit of power supply. Design and analysis of full bridge converter is no trouble with circuit model. The validity of circuit model is verified through computer simulation and practical welding experiment of welding machine with full bridge converted model.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.22 no.4
• /
• pp.10-16
• /
• 2021

This paper proposes a model that considers the parity-time symmetric structure as a state detection circuit for sensor applications using a stretchable inductor. In particular, to obtain a more practical computer simulation result, the stretchable inductor model was applied to this study model by referring to previously reported experimental results. The resistance component and phase component were controlled through the negative differential resistance circuit used in this study. In addition, the imbalance of the circuit caused by a change in the characteristics of the stretchable inductor could be compensated for using a negative differential resistance circuit. In particular, an analysis of the frequency characteristics of the sensor driving circuit of the parity-time symmetric structure proposed in this study confirmed that the Q-factor could be increased up to 20 times compared to the conventional resonant circuit.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.4
• /
• pp.73-80
• /
• 2013

In this paper, an experimental circuit model for an accurate high-frequency characterization of transmission line is proposed. Inherent resonance effects during measurements make it difficult to determine characteristic impedance and propagation constant at the resonance frequencies corresponding to the line length. Thus, resonance-effect-free transmission line parameter determination technique based on the physical insight and theory is proposed. Then, by using the parameters high-frequency circuit model is proposed for high-speed signal propagation characterization. The proposed frequency-variant transmission line model is verified with measurement and it can be usefully exploited in high-speed signal propagation characterization.

• Journal of Biosystems Engineering
• /
• v.15 no.4
• /
• pp.319-327
• /
• 1990

시스템의 적응 제어함수를 산출하는 네트워크인 소뇌모델 선형조합 회로망을 이용한 학습제어 기법은 시스템에 영향을 주는 제어인자들의 불확실성 및 모델링의 결여에도 불구하고 오히려 안정한 실시간 제어의 구현을 가능하게 함으로써 대단한 관심을 불러 일으켜 왔다. 그러나, 센서로부터의 정보처리와 인식 그리고 복잡한 비선형 시스템의 제어에 적용하기에는 회로망 자체의 내재적 문제점들이 여전히 남아있다. 소뇌모델 선형조합 회로망을 기지 또는 미지의 시스템 모델에 효과적으로 적용하기 위해서는 네트워크에 영향을 주는 제어인자가 시스템에 미치는 영향을 분석하는 것이 필수적이다. 분할 블럭의 크기, 학습이득, 입력편이 그리고 입력변수들의 영역과 같은 네트 제어인자들은 시스템의 학습 능률 및 소요 기억용량의 크기에 중대한 영향을 미침에도 불구하고 충분히 조사되지 못한 실태이다. 물론 이들 제어인자들의 결정에는 학습 대상이 되는 시스템 함수의 형태와 적용 학습 알고리즘이 반드시 고려되어야 한다. 본 논문에서는 학습 능률성에 미치는 이들 제어인자들의 상호영향도를 저자가 제안하였던 기본 학습 알고리즘에 의거하여 조사하였다. 분석적인 방법만으로 이러한 상호영향성을 조사하기는 매우 힘들거나 거의 불가능하다고 보아지기 때문에 학습 대상함수를 먼저 규정하여 다양한 컴퓨터 모의시험을 수행하였고 그 결과를 분석하였다. 컴퓨터 모의시험의 결과에 의하여 회로망의 시스템 적용시 고려할 설계 지침을 제시하였다.