• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.49-51
• /
• 2008

본 논문은 중용량급 전원회로의 구성을 간략화 할 수 있는 절연형 AC-DC 컨버터의 구조와 그 제어 방법을 제안한다. 제안하는 회로의 구조는 병렬 전력 처리를 기반으로 한다. 병렬 모듈의 기능을 각각 AC 입력 전류의 위상을 제어하는 역률개선(PFC) 기능과, 콘덴서에 저장된 에너지를 이용하여 DC 전압을 생성하는 DC-DC 컨버터의 기능으로 분리한다. 병렬 모듈의 최종 출력단을 서로 직렬 연결하여, PFC 모듈이 생성한 전압과 DC-DC 컨버터 모듈이 생성한 전압을 서로 더해서 출력하는 구조이다. 이러한 구조를 통해서 기존의 병렬형 AC-DC 컨버터에 대비하여 반도체 소자의 내압을 감소시킬 수 있고, 최종 DC 전압의 동작응답특성 향상이 가능하다. 회로의 동작모드 분석이 실시되었고, 제어기 구현 방법이 제시되었다. 제안된 구조는 PDP 전원회로에의 응용을 위해서 400W(출력전압-200V, 출력전류-2A)급 실험용 회로를 구현하여 동작검증을 실시하였다.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.44-44
• /
• 2001

본 논문에서는 CMOS로 구현된 3.3V 8-bit 200MSPS의 Folding / Interpolation 구조의 A/D 변환기를 제안한다. 회로에 사용된 구조는 FR(Folding Rate)이 8, NFB(Number of Folding Block)가 4, Interpolation rate 이 8이며, 분산 Track and Hold 구조를 회로를 사용하여 Sampling시 입력주파수를 Hold하여 높은 SNDR을 얻을 수 있었다. 고속동작과 저 전력 기능을 위하여 향상된 래치와 디지털 Encoder를 제안하였고 지연시간 보정을 위한 회로도 제안하였다. 제안된 ADC는 0.35㎛, 2-Poly, 3-Metal, n-well CMOS 공정을 사용하여 제작되었으며, 유효 칩 면적은 1070㎛×650㎛ 이고, 3.3V전압에서 230mW의 전력소모를 나타내었다. 입력 주파수 10MHz, 샘플링 주파수 200MHz에서의 INL과 DNL은 ±1LSB 이내로 측정되었으며, SNDR은 43㏈로 측정되었다.

• 한국전자파학회지:전자파기술
• /
• 제15권2호
• /
• pp.32-43
• /
• 2004

RFID 시스템에서 태그는 리더와 전자기 에너지 교환에 의해 동작을 하며 배터리를 사용하는 active 형 태그와 배터리를 사용하지 않는 passive형 태그로 크게 구분된다. 또한 태그는 자체 회로구조에 의해 harmonic 태그, anharmonic 태그, sequenced amplifier 태그로 나뉜다. Passive 태그에서는 리더의 반송파 backscatter 방식을 이용하여 동작을 하며 active 태그는 자체 발진회로에 의해 태그정보를 송신한다. 태그의 변조방식으로 PSK, FSK, ASK 등을 사용하며 변조방법에 따라 회로 구성과 프로토콜 설계가 달라진다. 또한 리더의 전파 신호를 정류하기 위하여 렉테나(rectenna)가 필요하다. 본 논문에서는 태그의 분류, 동작, 구조 등에 관한 일반적인 내용을 기술하였다. 특히 UHF 대역 이상의 태그 기술 최근 추세가 안테나 부분을 제외하고 CMOS one chip화 하는 수준으로서 900 MHz UHF 대역, 2.45 GHz RFID 칩이 상용화 되어 있다. 칩의 내부구조와 태그의 변조방식에 의거한 동작에 관한 개괄적인 내용을 서술하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.33-34
• /
• 2010

본 논문에서는 기 제작된 전기자동차용 고효율 승압형 양방향 DC/DC 컨버터의 소형/경량화 및 전력밀도의 상승을 위한 구조설계를 제안한다. 제안된 컨버터는 1차 측 Full-Bridge 회로와 고조파 변압기 부, 2차 측 배압회로를 구성하고 변압기에 존재하는 누설인덕턴스 성분과 배압회로의 커패시터 성분을 이용하여 직렬 L-C공진회로를 구성함으로서 모든 스위치에 ZCS (Zero Current Switching)을 구현하여 전체 사이즈 및 비용을 감소시키고자 하였다. 제안된 방식의 타당성을 입증하기 위하여 전력밀도의 비교 및 PSIM 시뮬레이션으로 본 논문에서 제안된 컨버터 구조의 타당성을 검증하고자 한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.94-95
• /
• 2017

본 논문에서는 양방향 브리지리스 역률 보상회로의 구동을 위해 필수적인 전류감지용 변류기 구조에 대해 연구한다. 이를 통해, 양방향 브리지리스 역률보상회로의 기존 전류감지방법들을 분석하고, 전류기의 전류감지성능을 최적화 할 수 있는 방법에 대해 연구한다. 또한, 이를 바탕으로 얻어진 변류기와 동일한 전력품질을 가지면서 실제 산업에 적용할 수 있는 양방향 브리지리스 역률보상회로용 변류기 구조 및 제어방법을 제안한다.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.319-324
• /
• 2012

본 논문에서는 개선된 charge pump 회로를 이용하여 구성한 2-dimensional 터치스크린 패널 드라이버를 소개한다. 개선된 전정 센싱 회로는 charge pump 회로의 중간노드 전하 축적을 제거하여 출력 전압 표류 현상을 효과적으로 없앤다. 터치 패널 드라이버는 터치를 감지하는 아날로그 센싱 부분과 감지된 신호를 처리하는 디지털 신호 처리 부분으로 이루어진다. 제안된 터치스크린 드라이버의 동작을 확인하기 위하여 혼성 모드로 회로를 구성하고 Cadence Spectre를 이용하여 그 동작을 검증하였다. 디지털 회로 부분은 Verilog-A로 모델링하여 아날로그 회로와 인터페이스가 가능하게 하여 전체 회로 동작을 검증함으로써 혼성모드 회로 동작의 신뢰성을 확보하였고 시뮬레이션 시간을 단축할 수 있었다. 시뮬레이션 결과 개선된 전정 센싱 회로를 이용한 제안된 구조의 터치 패널 드라이버의 안정적인 동작을 확인하였다.

• 전자통신동향분석
• /
• 제24권6호
• /
• pp.110-120
• /
• 2009

비동기식 회로는 전역 클록이 없이 모듈끼리의 핸드셰이크 프로토콜에 의해 데이터를 동기화하고, 전송하는 회로로 전역 클록에 기반한 동기식 회로에 비해 전역 클록으로 인한 문제점들, 예를 들면, 타이밍 종결 문제, 전력 소모 문제, 다중 클록 도메인 설계 문제 등에서 이점을 갖는다. 최근에는 이 두 가지 회로의 장점을 모아 서로 다른 클록에 기반한 비교적 작은 규모의 동기식 모듈을 기반으로 모듈끼리의 데이터 전송을 비동기식으로 수행하는 GALS 구조도 많이 연구되고 있다. 본 고에서는 이러한 비동기식 회로를 위한 설계 방식을 설명하기 위해 먼저, 비동기식 회로의 특성과 설계 동향, 설계 방식에 영향을 미치는 핸드셰이크 프로토콜 및 지연 모델을 소개한다. 그리고, 크게 세가지의 설계 방식을 간단한 예제를 통해 설명한다.

• 한국통신학회논문지
• /
• 제16권1호
• /
• pp.13-22
• /
• 1991

본 논문에서는 단층 구조 퍼셉트론 신경 회로망 모델을 사용하여 입력 데이타에서 발생한 2비트의 에러를 검증 및 수정하는 회로를 설계하였다. 순회 해밍 부호를 응용하여 6비트의 데이타 비트와 8비트의 체크 비트를 갖는(14, 6) 블럭 부호를 사용하였다. 모든 회로들은 이중 배선 CMOS 2$\mu$m 설계 규칙에 따라 설계되었다. 회로를 시뮬레이션한 결과. 2비트 에러 검증 및 수정 회로는 최대 67MHz의 입력주파수에서 동작함을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1486-1487
• /
• 2008

MEMS 각속도계에서 일정한 크기와 주파수를 가지는 진동을 주기 위한 공진기 회로는 각속도계의 성능에 가장 큰 영향을 미친다. 특히 공진기 회로에서 기계구조물의 미세한 진동에 의해 발생되는 수 pico-coulomb의 전하를 증폭하는 전하증폭기와 feedback된 신호를 안정된 크기로 만들어 주는 AGC(Automatic Gain Control) 회로의 정밀도가 MEMS 각속도계의 정밀도를 결정짓는다. 본 논문에서는 전하증폭기의 실제적인 회로의 등가 회로 출력 공식을 실험을 통하여 확인하였고, 입력 신호의 주파수가 MEMS 각속도계의 설계 공진 주파수인 30kHz일 때 0.15 pC 단위까지 측정 가능함을 확인하였다. AGC회로의 경우 simulation을 통하여 동작을 확인하였고, 실제 AGC 회로를 제작하여 실험한 결과, 오실로스코프로 확인하기 어려울 정도로 안정된 출력을 얻었다.

• 한국전자파학회논문지
• /
• 제21권5호
• /
• pp.537-543
• /
• 2010

본 논문에서는 단일 DGS를 사용하여 다중의 주파수 대역을 억압할 수 있는 슬롯형 DGS를 제안하였다. 제안된 구조는 동일 평면 도파관 전송 선로(CPW: Coplanar Waveguide)의 접지 면에 서로 다른 크기의 맴돌이 형태의 슬롯 DGS들을 신호 선에 대하여 횡축으로 삽입하여, 다중 주파수 대역을 억압할 수 있도록 설계되었다. 제안된 구조를 제작하였으며, 시뮬레이션 결과와 측정된 결과가 상당 부분 일치하는 것을 확인하였다. 또한 제안된 구조에 대한 등가 회로 모델을 제시하였다. 제안된 등가 회로는 접지 면에 위치한 DGS를 LC 공진기들로 표현하였으며, 이러한 공진기들이 신호선과 자기적으로 결합한 것으로 모델링 하였다. 등가 회로를 해석하여 다중의 공진 주파수 특성이 나타남을 확인하였다.