• 응용통계연구
• /
• 제29권5호
• /
• pp.787-806
• /
• 2016

사회환경 변화와 정보기술 발전에 따라 한 조사에 다양한 조사모드(survey mode)를 활용하는 혼합조사(mixed-mode survey)가 확대되고 있으며, 포함오차 축소, 비용절감, 응답률 향상 등의 장점을 가진다. 그러나 혼합조사는 선택효과와 측정효과가 혼재된 모드효과 발생으로 조사품질에 대한 우려가 있다. 통계개발원은 이러한 혼합조사의 모드효과를 파악하기 위하여 2014년에 병행적 혼합모드 시험조사를 수행하였다. 본 연구는 시험조사 자료에 대해 자기기입식 종이조사와 웹조사 간 모드효과를 선택효과와 측정효과로 분리하여 계량적으로 분석하였다. 선택계층의 효과를 분리하였을 때, 조사항목에 따라 과대 또는 과소 응답하는 측정효과가 존재하는 것을 확인하였다.

• 한국조사연구학회지:조사연구
• /
• 제12권3호
• /
• pp.1-23
• /
• 2011

최근 유선전화 기반 조사방법에 웹이나 모바일을 결합한 혼합모드조사에 대한 관심이 증가하고 있다. 이와 관련해 본 논문에서는 척도 구성의 측면에 주목했다. 전통적인 조사연구에서 문항 작성 시 주로 다문항의 다점 척도를 사용한 경우가 많았던 데 반해, 이러한 문항 구성 방식이 웹기반 조사에서도 장점을 갖는지 분명하지 않기 때문이다. 따라서 웹기반 조사를 중심으로 척도의 크기에 따라 응답의 타당도와 신뢰도, 그리고 응답 편이성에 차이가 생기는지 검토하고자 했다.

• 터널과지하공간
• /
• 제9권4호
• /
• pp.315-327
• /
• 1999

최근들어 발파, 수압파쇄, 암반사면 등의 암반공학적 문제에 있어서 암석파괴역학이 널리 적용되고 있다. 그러나 암석 고유의 특성으로서 파괴역학에서 가장 중요한 변수인 암석의 파괴인성 측정에 관한 방법은 아직 확립되지 못한 실정이다. 본 연구에서는 기존 파괴인성 측정법과 비교하여 많은 장점을 가지고 있는 CCNBD, SCB, CNSCB 및 BDT등과 같은 디스크 형태의 시험편을 사용하여 Mode I 파괴인성을 측정하였다. 또한 CCNBD 시험편에 STCA법을 적용하여 혼합모드 및 Mode II 파괴인성을 측정하였다. 각시험에서 시험편의 두께, 지름 및 노치길이 등과 같은 치수효과가 파괴인성에 끼치는 영향을 조사하였다. 혼합모드 시험결과로부터 여러 회귀곡선을 적용하여 파괴포락선을 구하였고 시험결과를 혼합모드에서의 세 가지 파괴기준식과 비교하였다. 각 파괴인성 시험 시에 균열전파가 시작되는 하중수준을 정확히 파악하고 균열의 변형거동을 조사하기 위해 미소파괴음 측정을 병행하였다.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.1-1
• /
• 2001

2차원 소자 시뮬레이터를 사용하는 혼합모드 과도해석 방법을 제시하여, NMOS 트랜지스터를 ESD 보호용 소자로 사용하는 CMOS 칩에서의 충전소자모델(CDM) ESD 현상에 대한 분석을 시도하였다. 과도해석 결과의 분석을 통해 CDM 방전 경우 소자 파괴에 이르는 미케니즘에 대해 상세히 설명하였고 충전전기의 극성에 따른 방전 특성의 차이점도 비교 분석하였다. CDM 방전에서 가장 문제가 되는 입력버퍼의 게이트 산화막 파괴문제와 관련하여 배선저항 값의 변화에 의한 영향을 검토하였고, 입력버퍼회로 보호용 NMOS 트랜지스터의 추가에 의한 방전 특성의 변화에 대해 조사하였다.

• 한국재료학회지
• /
• 제6권9호
• /
• pp.878-884
• /
• 1996

본 연구는 가스압소결 질화규소의 혼합모드에 있어서 파괴거동을 실온 및 100$0^{\circ}C$에서 조사하였다. 실험은 누프압흔을 도입한 시험편을 사용하여 소둔처리에 의해 잔류응력을 제거하고, 4점굽힘법을 이용하였다. 실험결과, 종래 제창되고 있는 파괴기준과 일치하지 않고, 그래서 새롭게 4차관수의 근사식을 제안하였다.

• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.1-12
• /
• 2001

2차원 소자 시뮬레이터를 이용하는 혼합모드 과도해석을 통해, NMOS 트랜지스터를 ESD 보호용 소자로 사용하는 CMOS 칩에서의 HBM ESD 현상에 대한 과도해석 방법론을 제시하고 HBM 방전 미케니즘에 대해 상세히 분석하였고, 보호용 소자 내에서의 2차항복 현상을 성공적으로 시뮬레이션하여 소자 파괴에 이르는 미케니즘을 설명하였다., 보호용 소자 구조의 변화가 방전 특성에 미치는 영향을 조사하기 위해 DC 해석 결과와 혼합모드 과도해석 결과를 비교 분석하였고, 분석 결과를 근거로 하여 HBM ESD에 보다 견고한 보호용 소자의 구조 설계에 대해 논의하였다.

• 대한전자공학회논문지
• /
• 제20권6호
• /
• pp.52-57
• /
• 1983

자성체 박막을 갖는 광도파판에서 전자파의 전파를 이론적으로 조사하였다. 광도파관이 갖는 혼합모드의 전계 및 자계의 분포, 또한 그들의 위상속도를 광도파관의 기본 모드의 위상차와 자성박막의 파라데이 회전각으로 나타냈으며 파라데이 효자에 의한 위상 특성곡선의 분할에 대하여 논하였다. 그리고 흔합모드의 이론으로 모드변환 행열을 도출한 결과, 전자파의 진행거리에 따른 모드변환이 광도파관에서는 bulk 매질과는 다름을 나타내었다.

• 콘크리트학회논문집
• /
• 제16권6호
• /
• pp.851-858
• /
• 2004

본 연구는 디스크로 콘크리트의 파괴인성을 구하는 경우에, 적절한 디스크의 크기(직경, 두께) 및 노치 길이 비를 제안하기 위해서 다양한 크기의 디스크와 RILEM 3점 휨 보의 파괴인성을 비교하였다. 또한 이렇게 정해진 디스크에 대하여 디스크의 노치 경사를 변화시키는 방법으로 혼합모드 응력확대계수를 조사하였다. 실험에 사용된 콘크리트의 압축강도는 44.9MPa이었으며 모드 I 시험에 사용된 디스크의 직경은 200, 300, 400mm 두께는 75, 100, 125mm, 노치 길이 비 a/R은 0.3, 0.4, 0.5, 0.6이고 혼합모드 시험에 사용된 치수는 직경이 300mm, 두께는100mm 노치 길이 비 a/R은 0.3, 0.4, 0.5, 0.6이었다. 디스크의 응력확대계수는 유한요소해석(FEA), 5개항 근사법, 소균열 근사법, Fowell & Xu의 방법으로 구하고 각각의 결과를 서로 비교하여 해석방법의 타당성을 조사하였다. 모드 I 실험 결과 디스크의 직경 D가 300mm이고 두께 t가 100mm일 때의 파괴인성 $K_{IC}$ 값이 RILEM 3점 휨 시험의 결과에 가장 근접하여 디스크 시험으로 파괴인성치를 쉽게 구할 수 있음을 알 수 있었다. 또한 디스크 시편은 혼합모드 파괴의 연구 및 시험에 유용함을 알 수 있었다.

• 콘크리트학회논문집
• /
• 제21권1호
• /
• pp.21-27
• /
• 2009

본 연구는 메타카올린을 혼합한 시멘트 경화체의 황산마그네슘 침식 저항성을 평가하며, 관련 성능저하 모드를 고찰하기 위하여 수행되었다. 메타카올린의 대체율을 4단계로 조절하여 모르타르를 제조하였으며, 두 종류 황산마그네슘 용액 (0.424% 및 4.24% $MgSO_4$)에 360일 동한 침지한 후 재령별 외관조사 및 선형팽창 정도를 모니터링하였다. 아울러, XRD, DSC 및 SEM/EDS와 같은 기기분석 기법을 이용하여 황산마그네슘 용액에 침지한 메타카올린 혼합 시멘트페이스트 중에 생성된 반응생성물 조사 및 미세구조 분석을 실시하였다. 본 실험에서 수행한 실험 결과에 의하면, 메타카올린의 대체율이 증가할수록 모르타르의 황산마그네슘 저항성이 감소하는 경향을 나타내었다. 이러한 현상이 나타난 이유는 황산마그네슘 침식에 의하여 생성된 gypsum 및 thaumasite와 같은 반응생성물의 영향 때문인 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.155-165
• /
• 2001

2차원 소자 시뮬레이터를 사용하는 혼합모드 과도해석 방법을 제시하여, NMOS 트랜지스터를 ESD 보호용 소자로 사용하는 CMOS 칩에서의 충전소자모델(CDM) ESD 현상에 대한 분석을 시도하였다. 과도해석 결과의 분석을 통해 CDM 방전 경우 소자 파괴에 이르는 미케니즘에 대해 상세히 설명하였고 충전전기의 극성에 따른 방전 특성의 차이점도 비교 분석하였다. CDM 방전에서 가장 문제가 되는 입력버퍼의 게이트 산화막 파괴문제와 관련하여 배선저항 값의 변화에 의한 영향을 검토하였고, 입력버퍼회로 보호용 NMOS 트랜지스터의 추가에 의한 방전 특성의 변화에 대해 조사하였다.