• 제목/요약/키워드: 호스트 시스템

검색결과 678건 처리시간 0.024초

대용량 공유디스크 파일 시스템에 적합한 메타 데이타 구조의 설계 및 구현 (Design and Implementation of a Metadata Structure for Large-Scale Shared-Disk File System)

  • 이용주;김경배;신범주
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권1호
    • /
    • pp.33-49
    • /
    • 2003
  • 인터넷의 확산으로 대용량 멀티미디어 데이타에 대한 요구가 증가하고 있으며 이를 효율적으로 관리하기 위한 스토리지에 대찬 연구가 진행되고 있다. 기하급수적으로 늘어나는 스토리지에 대한 요구를 해결하기 위해서 제시된 방법중의 하나가 공유디스크 환경을 제공하는 SAN(Storage Area Network)이다. SAN은 fibre channel이라는 고속 전송망을 이용해서 고속의 저장장치를 위한 네트워크를 구성한 것이다. 하지만 저장장치 네트워크의 구성만으로는 스토리지에 대한 요구는 해결하였지만 이를 사용자에게 제공하기 위한 공유디스크 환경에서의 파일시스템에 대한 연구는 미진하다. 특히 기존에 제시된 로컬 파일 시스템, 분산 파일시스템에서는 공유디스크환경에 적합하지 않으며 대용량 스토리지에 적합한 메타 데이터 구조 측면에서의 설계는 부족한 실정이다. 이를 해결하기 위해 본 논문에서는 공유디스크 환경에 적합한 메타 데이타 구조를 설계 및 구현하여 대용량 스토리지에 적합한 공유디스크 파일 시스템을 제시한다. 구현한 공유디스크 파일시스템은 SAN fabric에 참여하는 호스트들 사이의 균형적인 할당 블록을 주기 위한 파일시스템 레이아웃과 비트맵 관리기법, 대용량 파일을 위한 효율적인 익스텐트 기반의 SEMI FLAT구조를 제안하였으면, 대용량의 디렉토리를 사용할 수 있게 확장해싱을 이용한 2단계 디랙토리 관리 구조를 설계 및 구현하였다. 또한 리눅스 커널 상에서 제시한 메타 데이타 구조에 대한 구현에 필요한 구조 정보와 알고리즘을 제시하였으며. 성능의 우수성을 보이기 위해 리눅스 환경의 대표적인 파일 시스템인 EXT2, 공유디스크 환경의 GFS와의 성능을 파일 생성, 디렉토리 생성, I/O횟수 측면에서 비교하였다.

고성능 네트워크에서 병렬 전송 기술을 이용한 전송률 극대화 메커니즘 (A Maximum Mechanism of Data Transfer Rate using Parallel Transmission Technology on High Performance Network)

  • 김영신;허의남
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권9호
    • /
    • pp.425-434
    • /
    • 2007
  • NGI나 Internet2와 같은 프로젝트로 인해 인터넷 백본 속도가 상당히 높아졌음에도 불구하고, 분산된 응용 프로그램들은 고성능의 네트워크를 제대로 활용하지 못하고 있다. 이러한 현상이 발생하는 원인으로 표준 전송 프로토콜(TCP)을 들 수 있다. TCP는 안전성/신뢰성을 보장하기 위해 설계되어 있으나, 이로 인해 발생될 수 있는 성능 저하에 관한 문제는 고려되지 않았다. 이러한 문제를 해결하고자 여러 기술들이 연구되고 있으며, 그 중 병렬 전송 기술은 응용레벨에서 다중 스트림을 이용하여 데이타를 전송하는 기술로써, 호환성 문제까지 해결하고 있다. 최근 병렬 전송 기술을 연구하는 연구자들은 최적의 병렬연결 개수의 범위를 찾는데 연구의 초점을 맞추고 있다. 그러나 이러한 연구들에서는 최적의 병렬연결 개수를 실험을 통해 경험적으로 결정하고 있으며, 데이타를 전송하는 호스트의 성능이나 전송 거리는 고려하지 않고 있다. 따라서 본 논문에서는 호스트의 성능과 병렬 전송과의 관계, 전송 거리와 병렬 전송 관계를 분석하고, 그 결과를 토대로 효율적이면서 최대 전송 성능을 확보할 수 있는 최적의 병렬연결 개수 결정 메커니즘을 논의하고자 한다.

하이브리드 TCP/IP Offload Engine을 위한 하드웨어 기반 송수신 가속기의 설계 및 구현 (Design and Implementation of a Hardware-based Transmission/Reception Accelerator for a Hybrid TCP/IP Offload Engine)

  • 장한국;정상화;유대현
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권9호
    • /
    • pp.459-466
    • /
    • 2007
  • 최근 Gbps 이상의 고속 네트워크 상에서 호스트 CPU에 많은 오버헤드를 발생시키는 TCP/IP의 문제점을 해결하기 위해 네트워크 어댑터 상에서 TCP/IP를 처리함으로써 호스트 CPU의 작업부하를 줄이는 TCP/IP Offload Engine(TOE) 기술이 연구되고 있다. TOE의 구현 방법에는 범용 임베디드 프로세서에서 소프트웨어로 TCP/IP를 처리하는 방법과 전용 ASIC에서 하드웨어로 TCP/IP를 처리하는 방법이 사용되어 왔으나 소프트웨어 구현은 통신의 성능이 떨어지고 하드웨어 구현은 유연성과 확장성이 떨어지는 문제점들을 가지고 있다. 본 논문에서는 하드웨어적인 접근 방법과 소프트웨어적인 접근 방법을 결합한 하이브리드 TOE 구조를 제안한다. 하이브리드 TOE는 데이타 패킷의 생성과 처리와 같이 통신의 성능에 큰 영향을 끼치는 기능들을 하드웨어로 구현함으로써 하드웨어 기반 TOE 구현에 버금가는 성능을 제공하고, 연결 설정과 같이 통신의 성능에 영향을 크게 끼치지 않는 기능들은 임베디드 프로세서 상에서 소프트웨어로 처리한다. 본 논문에서는 데이타 송수신의 성능을 높이기 위해 데이타 패킷의 생성 및 처리등을 지원하는 하드웨어 송수신 가속기를 설계 및 구현하였다. 실험 결과 송수신 가속기를 사용한 하이브리드 TOE는 약 $19{\mu}s$의 최소 지연시간을 보였다. 그리고 6% 이하의 CPU 점유율에서 약 675 Mbps에 달하는 대역폭을 보였다.

영상 평활화를 위한 화소-병렬 영상처리 시스템에 관한 연구 (A Study on the Pixel-Paralled Image Processing System for Image Smoothing)

  • 김현기;이천희
    • 대한전자공학회논문지SD
    • /
    • 제39권11호
    • /
    • pp.24-32
    • /
    • 2002
  • 본 논문에서는 포맷 변환기를 사용하여 여러 가지 영상처리 필터링을 구현하였다. 이러한 설계 기법은 집적회로를 이용한 대규모 화소처리배열을 근거로 하여 실현하였다. 집적구조의 두가지 형태는 연산병렬프로세서와 병렬 프로세스 DRAM(또는 SRAM) 셀로 분류할 수 있다. 1비트 논리의 설게 피치는 집적 구조에서의 고밀도 PE를 배열하기 위한 메모리 셀 피치와 동일하다. 이러한 포맷 변환기 설계는 효율적인 제어 경로 수행을 능력을 가지고 있으며 하드웨어를 복잡하게 할 필요 없이 고급 기술로 사용 될 수 있다. 배열 명령어의 순차는 프로세스가 시작되기 전에 호스트 컴퓨터에 의해 생성이 되며 명령은 유니트 제어기에 저장이 된다. 호스트 컴퓨터는 프로세싱이 시작된 후에 저장된 명령어위치에서 시작하여 화소-병렬 동작을 처리하게 된다. 실험 결과 1)단순한 평활화는 더 높은 공간의 주파수를 억제하면서 잡음을 감소시킬 뿐 아니라 에지를 흐리게 할 수 있으며, 2) 평활화와 분할 과정은 날카로운 에지를 보존하면서 잡음을 감소시키고, 3) 평활화와 분할과 같은 메디안 필터링기법은 영상 잡음을 줄이기 위해 적용될 수 있고 날카로운 에지는 유지하면서 스파이크 성분을 제거하고 화소 값에서 단조로운 변화를 유지 할 수 있었다.

Hybrid TCP/IP Offload Engine 프로토타입의 설계 및 구현 (Design and Implementation of a Hybrid TCP/IP Offload Engine Prototype)

  • 정한국;정상화;오수철
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제33권5호
    • /
    • pp.257-266
    • /
    • 2006
  • 최근 TCP/IP 프로토콜을 네트워크 어댑터 상에서 처리함으로써 호스트 CPU의 부하를 줄이는 TOE (TCP/IP Offload Engine)에 대한 연구가 활발히 진행되고 있다. TOE의 구현 방안으로는 임베디드 프로세서를 사용하여 TCP/IP를 처리하는 소프트웨어적인 구현 방법과 TCP/IP의 모든 기능을 하드웨어로 구현하는 방법이 제안되어 왔다. 본 논문에서는 하드웨어적인 접근 방법과 소프트웨어적인 접근 방법을 결합한 Hybrid TOE 구조를 제안한다. Hybrid TOE는 많은 작업 부하로 인하여 임베디드 프로세서 상에서 성능을 확보하기 어려운 기능들은 하드웨어로 구현하고, 연결 설정과 같이 통신의 성능에 영향을 크게 끼치지 않는 기능들은 임베디드 프로세서 상에서 소프트웨어로 처리한다. 이 방법은TCP/IP의 모든 기능을 하드웨어로 구현하는 방법에 근접하는 성능을 제공할 수 있으며, 새로운 기능을 추가하거나 TCP/IP를 기반으로 하는 상위 계층 프로토콜까지 오프로딩하는 것이 가능하므로 구조의 유연성 측면에서 장점을 가진다. 본 논문에서는 Hybrid TOE의 프로토타입을 개발하기 위해 FPGA와 ARM 프로세서를 탑재한 프로토타입 보드를 개발하였고, 하드웨어 모듈과 소프트웨어 모듈을 각각 FPGA와 ARM 프로세서 상에 구현하였다. 또한 하드웨어 모듈과 소프트웨어 모듈의 연동 메커니즘을 개발하였다. 실험을 통해 Hybrid TOE 프로토타입이 호스트 CPU 상에 발생하는 부하를 줄여줌을 입증하고, 하드웨어/소프트웨어 연동 구조의 효과를 분석하였다. 그리고, Hybrid TOE의 완성을 위해 필요한 요소들을 분석하였다.

사물인터넷 환경에서 상황인식 개선을 위한 다중센서의 이벤트 데이터 가중치 부여 방안 (A Novel Weighting Method of Multi-sensor Event Data for the Advanced Context Awareness in the Internet of Things Environment)

  • 유정봉;서동혁
    • 한국전자통신학회논문지
    • /
    • 제17권3호
    • /
    • pp.515-520
    • /
    • 2022
  • 다중 센서를 활용하는 상황인식에 있어서 각각의 센서가 감지하여 보내온 센서 데이터를 활용할 때, 센서 별로 가중치를 달리하여야 할 필요가 있다. 같은 상황에 대하여 같은 종류의 센서를 구성하였더라도 다른 부차적인 요인 때문에 가중치 부여를 달리하여야 하는 경우가 있다. 실제 세계의 이벤트에 가중치 부여를 하지 않을 수 없으며, 다중 센서를 활용하는 상황인식 시스템에서 활용할 수 있는 가중치 부여 방안은 필요하다고 할 수 있다. 본 연구에서는 시간이 경과하면서 센서들이 계속 감지 활동을 하는 가운데 호스트로 보고하는 각 센서에 대한 가중치 부여 방안을 제안한다. 대부분의 사물인터넷 환경에서 센서는 감지 활동을 지속적으로 이어나가며, 감지한 값이 사전에 정해 둔 범위 이상의 변화양상을 보일 때, 호스트로 보고하는 것을 기본으로 한다. 이러한 것을 일종의 데이터 스트림 환경이라고 할 수 있다. 데이터 스트림 환경에서 다중 센서로부터의 감지 데이터를 대상으로 하는 가중치 부여 방안에 대하여 제안하였으며, 새로운 가중치 부여 방안은 스트림 상에서 상황 변화를 주도적으로 나타내는 데이터를 선별하여 가중치를 부여하는 것으로 하였다.

통합메모리 장치에서 CPU-GPU 데이터 전송성능 연구 (A Performance Study on CPU-GPU Data Transfers of Unified Memory Device)

  • 권오경;구기범
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제11권5호
    • /
    • pp.133-138
    • /
    • 2022
  • 최근 고성능컴퓨팅, 인공지능 분야에서 GPU 장치 사용이 일반화되고 있지만, GPU 프로그래밍은 여전히 어렵게 여겨진다. 특히 호스트(host) 메모리와 GPU 메모리를 별도로 관리하기 때문에 성능과 편의성 방면에서 연구가 활발히 진행되고 있다. 이에 따라 여려가지 CPU-GPU 메모리 전송 방법들이 연구되고 있다. 한편 CPU와 GPU 및 통합메모리(Unified memory) 등 하나의 실리콘 패키지로 묶는 SoC(System on a Chip) 제품들이 최근에 많이 출시되고 있다. 본 연구는 이러한 통합메모리 장치에서 CPU, GPU 장치간 데이터를 사용하고 전송시 성능관련 비교를 하고자 한다. 기존 CPU내 호스트 메모리와 GPU 메모리가 분리된 환경과는 다른 특징을 보여준다. 여기서는 통합메모리 장치인 NVIDIA SoC칩들과 NVIDIA SMX 기반 V100 GPU 카드에서 CPU-GPU 간 데이터 전송 프로그래밍 기법별로 성능비교를 한다. 성능비교를 위해 워크로드는 HPC 분야의 수치계산에서 자주 사용하는 2차원 행렬 전치 커널이다. 실험을 통해 CPU-GPU 메모리 전송 프로그래밍 방법별 GPU 커널 성능차이, 페이지 잠긴 메모리와 페이지 가능 메모리를 사용했을 경우 전송 성능차이, 전체(Overall) 성능비교, 마지막으로 워크로드 크기별 성능비교를 하였다. 이를 통해 통합메모리칩인 NVIDIA Xavier에서 I/O 캐시일관성 지원을 통해 SoC 칩내 통합메모리에 대한 이점을 극대화 할 수 있음을 확인할 수 있었다.

실시간 이상 행위 탐지 및 시각화 작업을 위한 보안 정보 관리 시스템 구현 (Implementation of Security Information and Event Management for Realtime Anomaly Detection and Visualization)

  • 김남균;박상선
    • 예술인문사회 융합 멀티미디어 논문지
    • /
    • 제8권5호
    • /
    • pp.303-314
    • /
    • 2018
  • 지난 수년간, 정부 기관 및 기업들은 취약성을 악용하고 운영을 혼란시키며 중요한 정보를 훔칠 수 있도록 은밀하고 정교하게 설계된 사이버공격에 대하여 적절한 대응을 못하고 있는 상태이다. 보안정보 및 이벤트 관리(SIEM)는 이러한 사이버 공격에 대응할 수 있는 유용한 도구이지만, 시중에서 판매되고 있는 SIEM 솔루션은 매우 비싸며 사용하기가 어렵다. 그래서 우리는 차세대 보안 솔루션을 제공하기 위한 연구 및 개발을 진행하여 기본적인 SIEM 기능을 구현하게 되었으며 우리는 호스트로 부터 실시간 로그 수집과 집계 및 분석에 중점을 두었다. 이 툴은 포렌식을 위한 로그데이터의 파싱과 검색을 제공한다. 이는 기존의 단순한 로그관리 이외에 침입을 탐지하고 보안이벤트의 순위를 이용하여 사용자에게 경고를 할 수 있다. 이러한 보안정보의 운영과 시각화를 위해 Elastic Stack를 사용하였는데, Elastic Stack은 대량의 데이터로부터 정보를 탐색하고 상관관계를 식별하며 모니터링을 위한 풍부한 시각화를 생성 할 수 있는 유용한 툴이다. 본 논문에서는 취약성으로부터 정보를 수집하는 기능을 SIEM에 추가하는 방식을 제안하였다. 호스트를 공격하며 보안정보관리 체계를 기반으로 모니터링, 경고 및 보안감사에 대한 실시간 사용자의 대응을 확인할 수 있었다.

전자상거래 촉진을 위한 공유키 기반 신용카드 조회 시스템 (A Credit Card Sensing System based on Shared Key for Promoting Electronic Commerce)

  • 장시웅;신병철;김양곡
    • 정보처리학회논문지D
    • /
    • 제10D권6호
    • /
    • pp.1059-1066
    • /
    • 2003
  • 본 논문에서는 전자상거래 시스템에서의 보안 문제를 해결하기 위해 신용카드 조회 시스템을 설계하고 구현하였다. 전자 상거래시 PC에서 신용카드 조회기를 사용하면 키보드 입력 없이 신용카드 조회기에서 신용카드를 읽어 신용카드 결재를 수행한다. 새로운 신용카드 조회 시스템은 신용카드 조회기 내부의 칩에서 공유키 기반으로 신용카드 정보를 즉시 암호화하여 호스트 시스템에 보냄으로써 키보드 해킹 위험에서 안전하다는 장점이 있다. 신용카드 조회 시스템의 암호화/복호화를 위해 quotient ring 에 기반한 행렬 연산을 사용하였으며, 암호화의 안전성을 위해 모든 암호 대상 데이터에 대해 서로 다른 암호 행렬을 생성하는 방법을 제시하고, 서로 다른 암호 행렬을 구성하기 위해 요구되는 암호키의 크기 및 행렬의 크기를 산출하였다. 신용카드 결재를 위하여는 소량(0.1KB) 의 데이터가 요구되므로, 암호키의 크기가 128bits만 되어도 역행렬을 고려한 $2{\times}2$ 행렬의 경우 좋은 성능을 보이는 것으로 분석되었다. 신용카드 조회 시스템을 인증용으로 사용하기 위하여는 0.5KB 이상의 데이터가 필요하므로, 암호키의 크기가 256bits 이상에서 $2{\times}2$ 행렬의 경우 좋은 성능을 보이는 것으로 분석되었다. 신용카드 조회 시스템을 인증용으로 사용하기 위하여는 0.5KB 이상의 데이터가 필요하므로, 암호키의 크기가 256bits 이상에서 $2{\times}2$ 행렬의 경우 좋은 성능을 보이는 것으로 분석되었다. 신용카드 조회 시스템을 인증용으로 사용하기 위하여는 0.5KB 이상의 데이터가 필요하므로, 암호키의 크기가 256bits 이상에서 $2{\times}2$ 행렬이나 $3{\times}3$ 행렬을 사용하면서 역행렬을 고려하는 것이 좋은 것으로 분석되었다.

Cybertrap : 가상 허니넷 기반 신종공격 탐지시스템 (Cybertrap : Unknown Attack Detection System based on Virtual Honeynet)

  • 강대권;현무용;김천석
    • 한국전자통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.863-871
    • /
    • 2013
  • 최근 정보통신 기술의 발전으로 국가 주요 핵심 기반시설(Critical National Infrastructure)의 제어시스템에 대한 개방형 프로토콜 적용 및 외부 시스템과의 연계 등이 점차 증가되고 있다. 이러한 추세는 국가 핵심 기반시설이 사이버 침해 및 공격에 따른 위협에 노출됨은 물론 사이버 테러 및 해킹, 바이러스 등에 의해 원격 조작 및 통제되는 경우 심각한 위험에 빠질 수 있음을 의미한다. 본 논문에서는 최근 IT분야의 화두로 떠오르고 있는 가상화(Virtualization)기술을 적용하여 기존 허니넷 시스템의 장점을 유지하면서 허니넷 시스템의 자원문제, 구축 및 운영관리 문제를 줄일 수 있는 가상 허니넷 모델을 제시하였다. 또한 공격의도 확인기반의 데이터 분석 및 수집기법, 포커스 지향(Focus-Oriented) 분석기법을 제시하여 운영비용을 최소화할 수 있는 가상 허니넷 모델을 제안하였다. 제안된 모델을 기반으로 서비스 공격의도 확인 기반의 호스트 및 데이터 수집 기법, 네트워크 공격패턴 시각화 기법 등을 적용한 가상 허니넷 기반의 신종공격 탐지시스템인 Cybertrap을 설계하고 구현하였다. 또한, 제안된 시스템의 시험을 위한 테스트베드를 구축하였고, 일련의 실험을 통해 시스템의 기능 및 성능을 평가하였다.