• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.16-18
• /
• 2002

고속 회로 합성에 있어서, Wallace 트리 스타일은 연산을 위한 가장 효율적인 수행 방식의 하나로 인식 되어졌다. 그러나, 이러한 방법은 빠른 곱셈기의 수행이나 여러가지 연산수행 에 있어, 입력 시그널을 고려하지 않은 일반적인 구조로 수행되어졌다. 본 논문은 연산기에 있어서 이러한 제한점을 극복하는 문제를 다룬다. 우리는 캐리-세이브 방법을 덧셈, 뺄셈, 곱셈 이 혼합되어 있는 일반적인 연산 회로에 적용한다. 그 결과 효율적인 회로를 생성하며, 시그널 들의 임의의 시그널 스위칭 변화에 대해 회로의 전력 소모를 최적화 한다. 우리는 이러한 최적화 방법을 여러 디지털 필터에 적용시켜 보았고 이는 기존의 비트 단위가 아닌 캐리-세이브 수행방법보다 상당한 양의 전력 소모의 향상을 보였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1995.06a
• /
• pp.164-167
• /
• 1995

RPE 음성부호화기에서 합성 필터로 인한 구동벡터 양자화잡음의 증폭효과를 분석하고 regular pulse 시퀀스의 양자화로 인한 성능감쇄를 줄이기 위해 pyramid vector 양자화방식을 도입하였다. 제안된 방식의 성능평가는 구동시퀀스 양자화를 위해 adaptive PCM을 이용하는 GSM 표준 RPE 방식과의 객관적 및 주관적 성능비교를 통해 수행하였다.T JDSMDQLRY 결과 제안된 방식은 대략 1dB의 SNR 및 segmental SNR 값 증가를 가져왔고, 또한 비공식 청취시험결과 명료도의 증가를 느낄 수 있었다.

• Journal of KSNVE
• /
• v.2 no.2
• /
• pp.117-123
• /
• 1992

In the study, the design method of reconstruction filter is studied for synchronized sampling which is necessary for order tracking in rotating machinery. The original data sampled at constant intervals, using fixed anti- aliasing filters, is reconstructed by digital reconstruction filter and is resampled at new sampling times calculated by a suitable shaft angle encoder pulse arrival times in order to synchronize with shaft velocity. In addition to eliminating the tracking synthesizer and filters, this new method has no phase noise due to phase-locked loops.

• The Science & Technology
• /
• v.35 no.9 s.400
• /
• pp.6-9
• /
• 2002

소아마비 바이러스 실험실 합성 성공/3억4천5백만년 전 최초의 보행동물 화석 발견/남북극에서 번개가 가장 많이 일어나/백색의 빛을 방출하는 LED개발/형상을 기억하는 플라스틱 개발/작은 입자를 걸러내는 필터/화성에서 35억년전 홍수가 대협곡을 만들었다/천연 잔디를 능가하는 새로운 인조잔디/양자 컴퓨터의 핵심 기술 실험 성공/약품의 초소형화로 흡수 효과 높인다/과일을 익히는 유전자 발견/여자가 정서적 스트레스에 의한 심장마비 잘 일으켜/생쥐 지놈의 물리지도 완성

• Proceedings of the IEEK Conference
• /
• 2006.06a
• /
• pp.401-402
• /
• 2006

음성인식, 합성 및 분석과 같은 음성신호처리 분야에 있어서 기본주파수 즉, 피치를 정확히 검출하는 것은 중요하다. 그러나 포만트의 영향과 천이진폭의 영향 때문에 음성신호에서 피치를 정확히 구하는 것은 매우 어렵다. 더구나 노이즈가 포함된 신호에서는 더 더욱 어려워진다. 따라서 본 논문에서는 켑스트럼영역에서 포만트의 영향 을 제거하고 밴드 필터링 한 후 기본 피치 정보를 강조 보상하여 피치주기를 검출하는 방법을 새로이 제안한다.

• Electrical & Electronic Materials
• /
• v.6 no.4
• /
• pp.302-310
• /
• 1993

일렉트렛트이란 자석과 대칭한 호칭으로 영구전기분극을 갖는 절연체를 말한다. 일랙트렛트는 1919년 강구에 의해 창제되었는데 이것은 왁스와 송지를 등량으로 혼합하여 만든것이었으나 최근에는 테프론이나 마이러, 폴리프로필렌등의 고분자 필름으로 만들게 되었다. 많은 고분자 재료는 절연성이 좋고 가공 성형도 용이하기 때문에 일랙트렛트로 하기에 편리하다. 그중에서도 합성고분자 필름에 의한 일랙트렛트는 마이크로폰이나 카트리지 등의 음향소자에 쓰이는 외에 정전모우터, 릴레이스위치, 에어필터나 의용재료에 널리 이용될 가능성이 나오고 있다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.399-400
• /
• 2017

본 논문에서는 불연속 캐리어 변조 방법을 이용한 매트릭스 컨버터의 전압 변조 방법을 사용하였다. 제안한 방법을 통해 출력 전압을 합성하고, 역률 1의 정현파를 갖는 입력 전류를 얻을 수 있다. 그리고 고차 고조파로 인한 문제를 방지하기 위해 입력 필터를 설계한다. 마지막으로, 제안한 방법을 유도전동기의 V/F 제어에 적용하고, PSIM을 이용한 시뮬레이션 결과를 통해 그 타당성을 검토하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.1
• /
• pp.178-184
• /
• 2015

This paper proposes a hardware architecture for high performance Deblocking filter(DBF) in High Efficiency Video Coding for UHD(Ultra High Definition) videos. This proposed hardware architecture which has less processing time has a 4-stage pipelined architecture with two filters and parallel boundary strength module. Also, the proposed filter can be used in low-voltage design by using clock gating architecture in 4-stage pipeline. The segmented memory architecture solves the hazard issue that arises when single port SRAM is accessed. The proposed order of filtering shortens the delay time that arises when storing data into the single port SRAM at the pre-processing stage. The DBF hardware proposed in this paper was designed with Verilog HDL, and was implemented with 22k logic gates as a result of synthesis using TSMC 0.18um CMOS standard cell library. Furthermore, the dynamic frequency can process UHD 8k($7680{\times}4320$) samples@60fps using a frequency of 150MHz with an 8K resolution and maximum dynamic frequency is 285MHz. Result from analysis shows that the proposed DBF hardware architecture operation cycle for one process coding unit has improved by 32% over the previous one.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.2C
• /
• pp.191-200
• /
• 2002

A frequency synthesizer that can be used in IMT-2000 was designed and fabricated using dual loop PLL(Phase Locked Loop) in this paper. For improving phase noise characteristic two loops, reference loop and main loop, were divided. Phase noise was improved by transformed clamp type voltage controled oscillator and optimizing loop bandwidth in reference loop. And voltage controlled oscillator open loop gain in main loop. Fabricated the frequency synthesizer had 1.81GHz center frequency, 160MHz tuning range, 13.5dBm output power and -119.73dBc/Hz low phase noise characteristic.

• Journal of the Institute of Convergence Signal Processing
• /
• v.7 no.3
• /
• pp.102-107
• /
• 2006

In this paper, we propose a method of a sound synthesis of Korean plucked string instrument, gayageum, by physical modeling which use impulse responses of body and Anjok. Gayageum consists of three kinds of systems: string, body, and Anjok. These are a serial combination of linear time invariant systems. String can be modeled by digital delay line. Body and Anjok can be estimated by their impulse responses. We found three resonance frequencies in the body impulse response, and implemented resonator as body. Anjok was implemented as high pass filter in fundamental frequency band of gayageum. RMSEs of synthesized sounds are distributed from 0.01 to 0.03. It was difficult to distinguish the resulting synthesized sounds from the originals sound by ear.