• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (상)
• /
• pp.689-692
• /
• 2001

본 논문에서는 주어진 제약조건을 만족하며 저비용 고효율의 목적물 합성을 위하여 어느 부분을 하드웨어로 또는 소프트웨어로 구현할 것인지를 결정하는 분할 알고리즘을 제안한다. 논문[6]에서 제시한 시뮬레이티드 어닐링의 후보자 선택은 랜덤한 방식에 의해 노드의 이동이 이루어지기 때문에 중복된 후보자의 선택으로 인하여 시간이 오래 걸리는 단점이 있다. 이러한 단점을 극복하기 위해, 본 논문에서는 비용 함수를 구성하는 변수들 중에서 시스템 실행시간과 구현 비용에 영향을 미칠 수 있는 부분들을 고려해 후보자를 선택하도록 하여 최적해 탐색을 위한 분할 알고리즘의 실행 시간을 단축시켰다. 실험 결과는 대상 노드가 많아질수록 기존의 방법보다 빠른 시간에 최적의 해를 탐색한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.521-523
• /
• 2003

본 논문에서는 프로그램 가능한 셀룰라 오토마타(Programmable Cellular Automata, PCA)를 이용한 곱셈기를 제안한다. 본 논문에서 제안한 구조는 연산 후 늘어나는 원소의 수를 제한하기 위하여 이용되는 기약다항식(irreducible polynomial)으로서 All One Polynomial(AOP)을 사용하며, 주기적 경계 셀룰라 오토마타(Periodic Boundary Cellular Automata, PBCA)의 구조적인 특성을 사용함으로써 정규성을 높이고 하드웨어 복잡도와 시간 복잡도를 줄일 수 있는 장점을 가지고 있다. 제안된 곱셈기는 시간적. 공간적인 면에서 아주 간단히 구성되어 지수연산을 위한 하드웨어 설계나 오류 수정 코드(error correcting code)의 연산에 효율적으로 이용될 수 있을 것이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (B)
• /
• pp.400-402
• /
• 2004

임베디드 시스템 개발의 성공여부는 정점 하드웨어에서 소프트웨어쪽으로 비중이 옮겨지고 있다. 그런데 임베디드 소프트웨어 개발은 하드웨어를 설계하고 구현하는 것에 드는 비용보다 더 않은 비용으로도 효과적이지 못한 실정이다. 또한 임베디드 소프트웨어 개발자들에게는 제한된 자원과 절러 가지 환경 변수를 고려해야 하는 부담이 따른다. 모델기반의 개발 방법은 비용-효율적이고 고품질의 소프트웨어를 개발하기 위한 연구이다. 본 논문은 임베디드 소프트웨어인 로봇 작동 프로그램을 모델기반으로 개발한 경험과 결과를 소개함으로써 임베디드 소프트웨어 개발자들이 쉽게 모델기반의 개발 방법을 적용할 수 있도록 한다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2009년도 공동학술대회
• /
• pp.131-132
• /
• 2009

컨테이너 터미널은 크게 안벽과 야드, 게이트 부문으로 나눌 수 있다. 지금까지 컨테이너 터미널의 효율성 향상을 위한 많은 연구들은 안벽 생산성과 야드 계획에 중점을 두고 있다. 게이트에 관한 기존의 연구들도 주로 RFID나 OCR을 이용한 무정차 시스템 구축과 같이 하드웨어에 관한 연구들이 대부분이었다. 그렇기 때문에 게이트에서 반출입 처리 프로세스 개선에 관한 연구는 상대적으로 미흡한 실정이다. 본 논문에서는 하드웨어적인 개선이 아니더라도 게이트에서 터미널의 작업효율을 향상시킬 수 있는 방법을 제안하고 그 효율성을 검증하겠다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.99-100
• /
• 2015

본 논문에서는 연속모드로 동작하는 차지펌프가 적용된 부스트 플라이백 셀 밸런싱 회로의 권선비에 따른 효율을 다룬다. 기존의 플라이백 보다 승압 시 적은 권선비를 사용하기 때문에 효율이 좋은 차지펌프가 적용된 부스트 플라이백 셀 밸런싱 회로에서 권선비에 따른 전력 손실을 예상함으로써 전력 효율을 가장 높게 하는 권선비를 선택 할 수 있다. 제안된 회로의 동작원리를 설명하고 82w 하드웨어로 설계를 하여서 검증하였다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.45-51
• /
• 2015

최근 IoT(Internet of Things) 기기를 위한 근거리 무선 네트워크 시스템이 널리 활용되면서 점차 보안의 필요성이 증가하고 있다. 본 논문에서는 IEEE 802.15.4 호환 WPAN 기기를 위한 낮은 복잡도를 갖는 128-bit AES-$CCM^*$ 하드웨어를 효율적으로 구현하였다. WPAN 기기에서는 하드웨어 자원과 전력 소모가 매우 제한되기 때문에, 다양한 최적화 기법을 적용하여 낮은 복잡도를 갖는 AES-$CCM^*$ 하드웨어를 구현해야 한다. 본 논문은 하드웨어의 복잡도를 줄이기 위해 composite field 연산을 채택하면서 8-bit 데이터 패스를 갖는 folded AES processing core를 제안한다. 또한 IEEE 802.15.4 표준에서 정의된 $CCM^*$ 모드를 지원하기 위해 적은 하드웨어 자원을 사용하며 응답시간이 빠른 토글 구조의 AES-$CCM^*$ 제안한다. 본 논문에서 제안된 AES-$CCM^*$ 하드웨어는 기존의 하드웨어의 57%에 해당하는 게이트 수로 구현가능하다.

• 전자공학회논문지CI
• /
• 제46권1호
• /
• pp.88-95
• /
• 2009

본 논문에서는 고성능 네트워크 응용에서 사용하기 위한 트래픽 패턴 매칭 하드웨어를 제안한다. 제안하는 트래픽 패턴 매칭 하드웨어는 고속 망에서 다양한 종류의 정보 유출이나 침입을 차단하기 위한 콘텐츠 보안 시스템에서 사용 할 목적으로 설계되었다. 제안하는 하드웨어는 헤더 검색부와 스트링 패턴 매칭부로 구성되었다. 헤더 검색부의 하드웨어 구현에는, 흔히 TCAM(Ternary CAM) 구현이 사용되지만 하드웨어나 메모리 비용과 전력 소모 면에서 비효율적이므로, 본 논문에서는 비교기 배열과 HiCuts 트리에 기반을 둔 구현 기법을 채택하고 이를 수정하여 적용하였다. Xilinx FPGA XC4VSX55을 사용한 구현에서, 제안된 설계는 TCAM 구현에 비하여 FPGA 슬라이스 사용을 약 26%까지 그리고 블록 RAM의 사용을 약 58%까지 절약할 수 있었다. 스트링 패턴 매칭부의 설계에서는 하드웨어 면에서 효율적이며, 충돌 발생률을 감소시킬 수 있도록 구성을 바꿔 전력 소모를 감소시킬 수 있는 셀룰러 오토마타형 해싱 모듈을 설계하여 사용하였다.

• 한국통신학회논문지
• /
• 제41권11호
• /
• pp.1502-1506
• /
• 2016

HEVC (High Efficiency Video Coding)는 최근에 제안된 비디오 압축 표준으로서 이전의 비디오 압축 표준보다 두 배 이상의 부호화 효율을 가진다. 다양한 종류의 인트라 예측 블록과 모드는 HEVC의 높은 압축 성능과 연산 복잡도 증가의 주요 요인이다. 본 논문은 파이프라인과 인터리빙 기술을 사용하여 하드웨어 자원의 요구조건을 줄이는 반면 효율과 성능은 향상시킨 HEVC 용 인트라 예측 하드웨어 구조를 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.769-772
• /
• 2001

Waish-Hadamard Transform은 압축, 필터링, 코드 디자인 등 다양한 이미지처리 분야에 응용되어왔다. 이러한 Hadamard Transform을 기본으로 확장한 Jacket Transform은 행렬의 원소에 가중치를 부여함으로써 Weighted Hadamard Matrix라고 한다. Jacket Matrix의 cocyclic한 특성은 암호화, 정보이론, TCM 등 더욱 다양한 응용분야를 가질 수 있고, Space Time Code에서 대역효율, 전력면에서도 효율적인 특성을 나타낸다 [6],[7]. 본 논문에서는 Distributed Arithmetic(DA) 구조를 이용하여 Fast Jacket Transform(FJT)을 구현한다. Distributed Arithmetic은 ROM과 어큐뮬레이터를 이용하고, Jacket Watrix의 행렬을 분할하고 간략화하여 구현함으로써 하드웨어의 복잡도를 줄이고 기존의 시스톨릭한 구조보다 면적의 이득을 얻을 수 있다. 이 방법은 수학적으로 간단할 뿐 만 아니라 행렬의 곱의 형태를 단지 덧셈과 뺄셈의 형태로 나타냄으로써 하드웨어로 쉽게 구현할 수 있다. 이 구조는 입력데이타의 워드길이가 n일 때, O(2n)의 계산 복잡도를 가지므로 기존의 시스톨릭한 구조와 비교하여 더 적은 면적을 필요로 하고 FPGA로의 구현에도 적절하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 신호처리소사이어티 추계학술대회 논문집
• /
• pp.457-460
• /
• 2003

DC억압능력이 없거나 부족한 코드에 만족할 만한 DC억압능력을 갖도록 하는 방법은 DC 제어 비트의 사용, Dual Code의 사용, Multimode Code의 사용 등이 있다. 어떤 방법이든 부가 비트가 사용되지만, 그 중에서 멀티모드 변조코드는 우수한 DC억압능력과 높은 코드효율을 갖고 있음에도 불구하고 복잡한 하드웨어와 높은 에러 전파율을 갖는 단점도 있다. 본 논문에서 제시하는 멀티모드 변조코드의 특징은 데이터열의 다중화를 위해 의사 스크램블 기법을, 다중화된 데이터열의 변조를 위해서는 DC-free RLL 변조코드를 사용한다. 의사 스크램블에 의한 데이터열의 다중화는 데이터를 복조할 때 에러전파 확률을 떨어뜨리는 효과가 있고 다중화된 데이터열의 변조를 위한 DC-free RLL 변조코드의 사용은 DC억압능력을 향상시키고 하드웨어가 훨씬 간단해진다.