• Journal of KIISE:Computing Practices and Letters
• /
• v.8 no.3
• /
• pp.261-267
• /
• 2002

In SOC(System On a Chip) designs, reducing time and cast for design verification is the most critical to improve the design productivity. this is mainly because the designs require co-verifying HW together with SW, which results in the increase of verification complexity drastically. In this paper, to cope with the verification crisis in SOC designs, we propose a new verification methodology, so called integrated co-verification, which lightly combine both co-simulation and co-emulation in unified and seamless way. We have applied our integrated co-verification to ARM/AMBA platform-based co-verification environment with a commercial co-verification tool, Seamless CVE, and a physical prototyping board. The experiments has shown clear advantage of the proposed technique over conventional ones.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.33 no.6B
• /
• pp.456-468
• /
• 2008

In this paper, we design Input/Output modules as a preference work for implementation of hybrid two stage AWG based WDM-PON and verify operations of each function modules through the logic simulation. This WDM-PON system provides service to 128 ONUs through 32 wavelength and one wavelength is shared for upstream transmission with four ONU while each wavelength is allocated to each ONU for downstream transmission. The designed WDM-PON MAC chip is based on sub-MAC which consists of one control unit and reception unit and four transmission unit. To design the reception and transmission unit of sub-MAC, we define the functions of the sub-MAC, pins of the modules, control signal and timing of each signal. We intend to design MAC chip with 1Gbps transmission rate. Thus the designed MAC chip is worked on 125MHz clock rate. We define FSM and design Input/Output modules with VHDL. The logic simulation of the modules is executed by the ModelSIM simulator.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2017.11a
• /
• pp.168-169
• /
• 2017

기존의 정형적인 디스플레이 형태뿐만 아니라 비정형적인 구조의 디스플레이의 관심이 증가하고 있다. 미래에는 기존의 직사각형의 디스플레이와 더불어 비정형적인 디스플레이의 기술이 발전할 전망으로 보인다. 이러한 비정형 사이니지 기술이 발전함에 따라 비정형 영상 표출에 대한 연구가 시행될 필요성이 있다. 하지만 큐브 디스플레이와 같은 비정형 디스플레이에 바로 영상을 표출하기에는 실질적으로 구현이 어려운 점이 있다. 따라서 현실적인 하드웨어 구현이 아닌 비정형 영상 시뮬레이션을 실행할 수 있는 환경을 구축함으로써 이러한 한계를 극복하고자 한다. 본 논문은 립모션(Leap Motion)과 유니티(Unity3D)를 연동하여 제스처 인식 기반의 비정형 디스플레이 표출 시뮬레이션을 시행하였다. 사용자의 명령에 따라 큐브모형이 제어가 되어 비정형 디스플레이로 인식하고 영상을 표출한다. 이는 실제 공간에서 사용할 수 있는 조립형 큐브 디스플레이에 영상을 직접 표출하기 전 시뮬레이션으로 활용 할 수 있을 것으로 기대된다.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2012.06a
• /
• pp.455-457
• /
• 2012

우리나라를 비롯한 전 세계의 최근 물동량 증가로 우리나라 항만에 입출항 척수가 지속적으로 증가하고 있다. 이로 인해 연안 해역뿐만 아니라 원양 해역에서도 선박간의 조우 상황이 다수 발생하고 있으며, 특히 국내 연안 해역은 빈번한 선박 조우로 인한 해양사고 발생이 상당히 빈번하게 발생하고 있는 실정이다. 이에 따라 본 연구에서는 선박 및 해양 관련 업무 종사자들의 인적과실로 인한 해양사고를 예방하고, 해기인력의 질 향상을 위한 기초연구에 그 목적이 있다. 또한 이 연구를 통하여 해기인력의 해양사고예방을 위한 기존 시스템의 하드웨어 및 소프트웨어적인 측면에서 미흡한 부분을 보완하는 자료로 활용하고, 해기인력의 운항능력향상에 중점을 둔 기존 IT기반 시뮬레이터의 문제점과 개선 방안 등을 기초로 향후 해양사고 예방용 통합 시뮬레이션 개발의 주요자료로 활용할 수 있을 것이다.

• The Magazine of the IEIE
• /
• v.30 no.4
• /
• pp.422-422
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO 등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO(Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW 필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• The Magazine of the IEIE
• /
• v.30 no.4
• /
• pp.76-88
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO (Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.11a
• /
• pp.1259-1262
• /
• 2005

현재 디지털 기술의 핵심인 임베디드 시스템은 2010년 국민소득 2만불 달성이라는 국가 발전 목표의 실현을 위한 핵심 산업으로 2003년 8월 10개 신성장동력 산업의 핵심육성 분야로 선정되었다. 하지만, 특수한 목적을 위한 다양한 임베디드 시스템은 개발 및 유지 보수 비용과 개발 기간이 장기화 됨으로써 시장경쟁력 약화의 원인이 된다. 본 논문에서는 임베디드 시스템의 신뢰성 있는 개발을 위한 방법으로 가상프로토타이핑을 제안한다. 소프트웨어와 하드웨어로 각각 구현될 도메인을 선정하여 플랫폼 라이브러리에 등록되고 통합된 시뮬레이션을 통한 검증을 수행함으로써 제조 공정이 다른 여러 기능의 블록을 집적하는 기술을 가상플랫폼을 기반으로 가상프로토타이핑한다.

• Proceedings of the Korea Society for Energy Engineering kosee Conference
• /
• 2003.05a
• /
• pp.473-483
• /
• 2003

본 논문은 안전해석 등에 사용되는 RETRAN-3D 등 최적해석 코드를 기반으로 하면서도 복잡한 하드웨어 없이 간편한 GUI (Graphic User Interface)를 이용하여 광범위한 발전소 과도상태를 해석하기 위한 다양한 기능을 통해 시뮬레이션 조작을 쉽게 할 수 있는 웨스팅하우스형 950MW급 최적 원전운전분석기 (Nuclear Plant Analyzer)를 다루고자 한다. WH형 950MW 원전 운전최적분석기는 기존의 단순한 Point Kinetics 모델이 아닌 정교한 3D 실시간 노심모델과 RETRAN 코드를 기반으로 하는 실시간 NSSS 열수력 모델 (ARTS)이 통합된 모델을 갖추고 있으며, 해당형식발전소 (WH 3 Loop PWR Plant : 고리 3,4호기, 영광1,2호기 원전)의 여러 가지 과도사고를 실시간으로 정상, 비정상, 비상운전 등으로 모의할 수 있도록 개발되었다. 모의결과 주요 과도 상태의 결과가 해석한 결과와 잘 일치하였으며, 해당형식 발전소 과도 분석이나 규제요원 훈련에 이용될 계획이다.

• Proceedings of the KIEE Conference
• /
• 2001.07d
• /
• pp.2258-2260
• /
• 2001

최근 급속한 하드웨어 및 소프트웨어 기술의 발달로 인하여 PC기반의 분산제어 시스템들이 산업계에 모습을 보이고 있다. 발전소 시뮬레이터는 발전소의 모든 운영을 통제하는 중앙제어실과 똑같은 형태 및 동작특성을 갖춘 설비로 운전원들이 정상적 상황은 물론 가상적인 사고상황에서도 긴급 대응할 수 있도록 훈련에 이용되는 모의훈련 시스템이다. 본 논문에서는 제어 자동화 통신망으로 떠오르고 있는 필드버스와 함께 시뮬레이터 판넬에 설치된 수만개에 달하는 각종 입출력 신호들을 분산된 PC 시스템에서 수집하고 이 신호들을 실시간 통신기술을 이용하여 원격의 현장(시뮬레이션 컴퓨터)까지 송수신해 주는 입출력 제어 시스템의 설계에 관한 내용을 소개한다. 특히 분산된 PC 시스템 구조와 각 시스템에 탑재될 소프트웨어 모듈들 그리고 TCP/IP를 대신하여 사용하고 있는 필드버스 프로토콜 드라이버의 설계에 관한 내용을 중심으로 소개하고자 한다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.291-292
• /
• 2015

본 논문은 계통과 연계된 3상 전압원 인버터를 기반으로 한 BESS의 능동 단독 운전 검출 방법을 제안한다. 계통 전압의 불평형에서도 안정적으로 위상을 추종할 수 있는 DDSRF_PLL(Decoupled Double Synchronous Reference Frame_PLL)방식을 적용 하였으며, 검출된 위상각 정보를 통해 정상분 전류 제어기와 역상분 전류 제어기를 독립적으로 제어할 수 있게 된다. 이를 위해 IEEE 1547과 UL1741에서 제시하는 단독 운전 기준 시험 회로를 구성하여 PSCAD/EMTDC 소프트웨어를 통한 시뮬레이션과 5kw프로토타입 하드웨어 장치를 통해 제안된 단독 운전 검출 방법을 검증하였다.