• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.382-384
• /
• 2004

최근 인터넷의 발달과 함께 인터넷 상에서의 데이터 보안에 대한 요구가 매우 증가되고 있다. 그래서 공개키 또는 비밀키 알고리즘을 사용하여 데이터 보안을 해결하고 있다. 대부분의 공개키 알고리즘은 모듈러 연산들을 기반으로 살고 있으며 이 중 복잡도가 가장 높은 모듈러 멱승 연산은 모듈러 곱셈 연산을 반복 수행하여 계산된다. 그래서 모듈러 곱셈연산을 효율적으로 계산하기 위한 많은 방법들이 제안되어 왔으며 하드웨어 구현 시 속도와 효율성 문제로 몽고메리 곱셈기에 대한 연구가 주목을 받아 왔다. 현재 몽고메리 곱셈 알고리즘을 이용한 곱셈기는 대부분이 성능과 면적만을 고려한 구조로 보안성 향상을 위해 입력 데이터의 비트수 증가 시 곱셈기의 구조 변경이 요구된다. 따라서 본 논문에서는 비트수 길이가 변하더라도 곱셈기 구조는 변함이 없는 GF(p)상에서의 Scalable한 몽고메리 곱셈기 구조를 제안한다. Sealable한 곱셈기의 구조는 FPGA와 같이 메모리를 포함하는 하드웨어 플랫폼에 적합하다. 제안된 구조는 Xilinx FPGA를 이용하여 하드웨어로 구현하며 ModelSim Tool을 통해 기능 및 타이밍 시뮬레이션을 수행한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.425-426
• /
• 2008

본 논문에서 설계한 802.11 MAC(Medium Access Control)은 하드웨어와 소프트웨어의 통합 구조로 되어 있다. MAC에서 가장 빠르게 동작해야 하는 프레임 전송과 수신블록은 하드웨어로 설계를 하였고, 그 외에는 소프트웨어로 설계가 되었다. 하드웨어로 설계된 MAC은 802.11 표준문서에 포함된 SDL(Specification and Description Language)을 기초하여 설계하였으며, 성능 향상을 위하여 수신블록의 중복 프레임 검사를 수행하는 블록과 프레임을 분석하여 정보를 추출하는 블록을 SDL과 다르게 설계 하였다. 삼성 0.35공정 라이브러리를 이용하여 합성한 결과 3만 게이트의 크기를 갖으며, 최대 동작 주파수는 100MHz이다. 메모리는 47Kbits SRAM을 사용하였다. 실제동작의 검증에 앞서 Mentor Graphics사의 ModelSim을 이용하여 시뮬레이션을 수행하였으며, 동작 검증은 Huins 사의 Altera Excalibur FPGA가 탑재된 XP8000 보드를 이용하여 이루어 졌다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (B)
• /
• pp.232-237
• /
• 2007

컴퓨터 시스템의 설계는 알고리즘 수준의 모델링에서부터 시제품 수준까지 시스템을 구체화해 나가는 일련의 과정이다. 시스템 구현의 구체화 과정에는 단순하고 반복적인 구현이 많이 포함되며, 이 과정에서 많은 오류가 발생한다. 이러한 오류는 개발자가 알고리즘 수준에서는 드러나지 않는 복잡하고 아키텍처 의존적인 하드웨어-소프트웨어 동기화 메커니즘의 개발과 같은 시스템 구현의 구체화 과정을 모두 떠안고 있기 때문에 발생하는 것이다. 이 논문에서는, 이러한 문제를 극복하기 위하여, 알고리즘을 데이터 플로우로 모델링하면 이로부터 합성 가능한 하드웨어 플랫폼과 동기화 로직, 그리고 동기화를 위한 드라이버 소프트웨어 일제를 자동 생성하는 설계 과정을 제시하고자 한다. 제시된 설계 과정은 자체 개발한 통합 설계 도구 상에 구현되었으며, 이를 통해서 개발된 H.263 디코더 예제를 상용의 RTL 통합 시뮬레이션 도구인 Seamless CVE와, SoC 프로토타이핑 환경인 Altera Excalibur 시스템 상에서 테스트하여 그 완성도를 검증하였다.

• 한국시뮬레이션학회논문지
• /
• 제27권3호
• /
• pp.1-11
• /
• 2018

이산 사건 시스템 명세 (DEVS)를 이용한 하이브리드 시스템 시뮬레이션은 IoT 기반 Smart factory의 최적 동작을 위한 파라미터 추출 등 멀티 레벨 모델 계층을 포함한 복잡계 시스템의 해석에서 중요한 도구로 사용되고 있다. 하이브리드 시스템은 연속 시간 시스템과 이산 사건 시스템의 특성을 모두 포함하고 있어 그 복잡성으로 인해 결과를 얻기 위해 많은 시간을 필요로 한다. 본 연구에서는 멀티 코어와 GPU가 결합된 이기종 컴퓨터 구조를 이용한 DEVS 기반 대규모 하이브리드 시스템 시뮬레이션의 가속화를 제안한다. 제안하는 멀티 코어-GPU 상호 결합 시뮬레이션 실행 플랫폼을 사용하여 상대적으로 많은 순간 전력을 소모하지만 실행 시간 측면에서 빠른 시뮬레이션이 오히려 전체 에너지 소모 측면에서 장점을 가지는 것을 보여주고자 한다. 이를 위해 대규모 모델의 수평적/수직적 상호 결합된 DEVS 기반 하이브리드 시스템을 시뮬레이션 하였고 효과적인 시뮬레이션을 위한 하드웨어의 조합, 동작 파라미터 변경에 따른 성능 향상을 전력 소모 관점에서 분석하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (2)
• /
• pp.334-336
• /
• 2004

Statechart는 매우 널리 쓰이고 있는 명세 언어이다. 현재는 UML에 포함되어 않은 사랑들이 구현하고자 하는 시스템의 명세에 Statechart를 이용하고 있다. Statechart 명세는 구현될 시스템의 설계도 역할을 하기 때문에 오류가 있을 경우 매우 치명적일 수 있으며, 반대로 시스템의 오류를 명세 단계인 Statechart 영세에서 찾아내게 되면 수정에 필요로 하는 비용과 시간의 손실을 최소화 할 수 있다. 본 논문에서는 하드웨어 검증 분야에서 사용되고 있는 Assertion Based Verification (ABV) 방법론을 Statechart 명세에 적용하여 시뮬레이션 등으로는 찾아내기 힘든 오류를 찾아낼 수 있음을 보였다.

• 인터넷정보학회논문지
• /
• 제19권6호
• /
• pp.53-62
• /
• 2018

최근 컴퓨터 하드웨어의 성능이 증가함에 따라, 휴대용 전자 기기 뿐만 아니라 개인 컴퓨터에서도 더 사실적인 컴퓨터 그래픽 물체들을 생성하고 보여줄 수 있게 되었다. 이러한 이유로, 컴퓨터 그래픽을 포함한 디지털 콘텐츠는 더 계산적 비용이 높은 사실적인 가상의 물체들을 다양한 기기에서 실시간으로 표현하는 것을 요구한다. 멀티-플랫폼에서 구동되며 컴퓨터 그래픽을 포함한 게임, 애니메이션 등의 콘텐츠의 제작을 돕기 위해서는 유니티와 언리얼 엔진과 같은 기술들이 주로 사용된다. 시뮬레이션에서 더 사실적인 가상의 물체의 움직임을 표현하기 위해서는, 가상의 물체는 다른 물체들과 충돌해야 하며 현실세계와 비슷한 반응을 보여야 한다. 하지만, 다이나믹 시뮬레이션은 많은 계산 비용을 요구하나, 대부분의 휴대용 기기들을 이러한 다이나믹 시뮬레이션을 실시간으로 제공하지 못한다. 본 논문에서는 GPGPU 계산을 이용하여 구형 물체와 실시간으로 충돌 및 반응을 수행하는 천 시뮬레이션을 제안한다. 제안된 방법이 사실적인 디지털 콘텐츠에 유용할 것으로 기대된다.

• 전력전자학회논문지
• /
• 제8권2호
• /
• pp.137-142
• /
• 2003

전류모드제어의 널리 알려진 두가지 연속시간모델이 소신호 예측에서 현저한 차이점을 보인다 따라서, 소신호에서의 불일치의 원인을 명백하게 하려고 한다. 본 논문에서는 전류모드제어를 위한 연속시간모델을 유도하는 다른 방안을 제시한다. 본 논문에서 제안한 전류모드제어모델과 기존의 전류모드제어모델과 모델링 방법의 차이점을 제시하고, 제안된 연속시간모델에 대한 타당성을 검증하기 위해 하드웨어실험과 PWM 블록의 모델에 샘플링효과를 포함하는 알고리즘을 제안하고, 전류루프이득을 시뮬레이션과 하드웨어 실험 결과와 비교, 검토하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2783-2787
• /
• 2002

최근 멀티미디어 및 통신의 발달로 인하여 영상 정보를 이용한 응용시스템이 많이 연구되고있다. 중간 전달 매체를 이용한 응용시스템으로의 영상 정보를 전달과정에서 잡영(noise) 이 포함되어 시스템의 성능을 저하시키게 된다. 또한 잡영은 임의의 형태이기 때문에 상황에 따라 적합한 필터를 선택하기는 쉽지 않다. 본 논문에서는 유전자 알고리즘 프로세서를 이용하여 필터들의 구성 및 파라미터를 조절하여 임의의 잡영에 진화적응적인 능력을 가지는 영상 전처리 필터를 구현하였다. 주파수 영역의 잡영에 대해서는 하드웨어에 적합하고 구현이 용이한 멀티밴드필터(Multi-Band filter)를 설계하여 사용하였다. 시스템은 유전자알고리즘과 필터블록에 대해서는 하드웨어(FPCA)로 구현하였고 적합도 평가는 PC 기반으로 수행하였다. 실험결과 순수 PC기반의 시뮬레이션에 비해 속도향상 및 성능면에서도 만족할 만한 결과를 얻었다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1997년도 춘계학술대회 학술발표 논문집
• /
• pp.67-72
• /
• 1997

본 논문은 저비용이면서 정확한 제어를 수행하는 새로운 퍼지 제어기의 재구성 가능한 FPGA 시스템상의 구현을 다룬다. 제안한 퍼지 제어기 (Fuzzy Logic Controller : FLC)의 시스템 구조와 이의 VHDL 설계 및 시뮬레이션은 다른 논문에 나타나 있다. 제안한 퍼지 제어기의 구현 과정은 다음과 같다. 각 모듈은 VHDL 언어에 의해서 기술된 뒤, Synopsys사의 FPGA 컴파일러에 의해 합성된다. 합성된 각 모듈은 Xilinx사의 XactStep 6.0에 의해 최적화 및 배치, 배선이 이루어진다. 얻어진 Xilinx rawbit 파일은 VCC사의 r2h에 의해 C 언어의 header 파일 형태의 하드웨어 object로 변환된다. C언어 형태의 하드웨어 object를 포함하는 응용 제어 프로그램이 C 컴파일러에 의해 컴파일된 후, 이 실행 파일이 재구성 가능한 FPGA 시스템 상에 다운로드된다. 제안한 퍼지 제어기를 EVCI 보드 상에 동적으로 구현하여 트럭 후진 주차 제어에 사용할 때 걸리는 시간을 Synopsys사의 VHDL 시뮬레이터와 워크스테이션상에서 C언어에 의해 구현하여 트럭 후진 주차 제어에 사용할 때 걸리는 시간을 각각 비교하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1997년도 춘계학술대회 학술발표 논문집
• /
• pp.151-156
• /
• 1997

본 논문은 저비용이면서 정확한 제어를 수행하는 새로운 퍼지 제어기의 VHDL 설계 및 FPGA 구현을 자동적으로 수행하는 통합 개발 환경(IDE : Integrated Development Environment)을 다룬다. 이를 위해 FLC의 자동 설계 및 구현의 전 과정을 하나의 환경 내에서 개발 가능하게 하는 퍼지 제어기 자동 설계 및 구현 시스템 (FLC Automatic Design and Implementation Station :FADIS)을 개발하였는데 이 시스템은 다음 기능을 포함한다. (1) 원하는 퍼지 제어기의 설계 파라메터를 입력받아 이로부터 FLC를 구성하는 각 모듈의 VHDL 코드를 자동적으로 생성한다. (2) 생성된 각 모듈의 VHDL 코드가 원하는 동작을 수행하는지를 Synopsys사의 VHDL Simulator상에서 시뮬레이션을 수행한다. (3) Synopsys사의 FPGA Compiler에 의해 VHDL 코드를 합성하여 FLC의 각 구성 모듈을 얻는다. (4) 합성된 모듈은 Xilinx사의 XactSTep 6.0에 의해 최적화 및 배치, 배선이 이루어진다. (5) 얻어진 Xilinx rawbit 파일은 VCC사의 r2h에 의해 C 언어의 header 파일 형태의 하드웨어 object로 변환된다. (6) 하드웨어 object를 포함하는 응용 제어 프로그램의 실행 파일을 재구성 \ulcorner 능한 FPGA 시스템 상에 다운로드한다. (7) 구현된 FLC의 동작 과정은 구현된 FLC와 제어 target 사이의 상호 통신에 의해 모니터링한다. 트럭 후진 주차 제어에 사용하는 퍼지 제어기 설계 및 구현의 전 과정을 FADIS상에서 수행하여 FADIS가 완전하게 동작하는지를 확인하였다.