• 한국멀티미디어학회논문지
• /
• 제2권4호
• /
• pp.476-489
• /
• 1999

하드웨어와 소프트웨어로 구성된 시스템을 동시협조 설계하는 새로운 설계 패러다임인 HW/SW 통합설계를 지원하는 설계 도구가 많이 개발되고 있다. 기존의 HW/SW 통합설계 도구는 빠른 기술 변화, 제한된 플랫폼, 표준화되지 않은 시스템기술, 일관적이지 못한 사용자 인터페이스, 개발 대상의 다양성, 지원 기능의 차이 등으로 인해 일반화되지 못하고 있다 본 논문에서는 이런 문제점을 해결하기 위해, 웹에 기반 한 개방형 분산 HW/SW 통합설계 환경을 제안한다. 제안한 HW/SW 통합설계 환경은 객체에 기반 한 3층 클라이언트/서버 구조를 가지며, 특정 벤더에 구애받지 않는 개방성을 지닌다. 또한 세션 서비스를 이용한 협동 작업 환경을 지원하며, OOUI를 채택해 사용자 인터페이스를 크게 변경하지 않고 새로운 기능을 쉽게 추가할 수 있다. 제안한 환경은 효율적이고 안전한 설계 데이터의 전송을 보장하기 위해 트랜잭션 서버와 보안 서비스를 포함한다. 제안한 환경의 타당성을 입증하기 위 해 웹에 기반 한 개방형 분산 HW/SW 통합설계 환경의 프로토 타입인 WebCEDA를 개발하였다. 제안한 환경은 일반적인 CAD도구의 웹-기반 환경의 모델로 활용될 수 있다.

• 한국전자통신학회논문지
• /
• 제12권2호
• /
• pp.287-294
• /
• 2017

최근 다양한 멀티미디어를 기반으로 한 다종류 TV 콘텐츠를 서비스에 있어, 저장 없이 전송하는 시스템의 개발이 필요하다. 본 연구에서는 방송/인터넷/VOD/카메라 기반의 동영상/애니메이션 등 멀티미디어 콘텐츠를 저장 없이 스트리밍 전송하여 다중의 일반재생기기 및 스마트폰을 이용하여 재생할 수 있는 스트리밍 기기 및 스마트기기용 앱 개발 방안을 제안한다. 이를위해 메인 CPU 비교분석, 방송용 튜너 및 스트리밍 소스와의 인터페이스 비교분석 그리고 메모리를 기준으로 기존 상용제품들을 분석한다. 이를 기반으로 재생 및 동시 스트리밍 성능을 30fps@FHD H.264 디코딩 및 동시 스트리밍할 수 있으며, 3종 이상의 멀티미디어 소스를 지원할 수 있는 하드웨어를 설계 구현하였다. 또한 트랜스코딩 능력은 30fps@FHD를 만족할 수 있는 소프트웨어 모듈을 개발하였다. 제안한 시스템은 멀티미디어 콘텐츠 과금 서비스에 효과적으로 활용될 수 있다.

• 방송공학회논문지
• /
• 제21권5호
• /
• pp.803-815
• /
• 2016

이 논문에서는 GNSS(global navigation satellite system) 신호를 RF(radio frequency) 대역에서 표본화하여 디지털 영역에서 복조하는 직접 RF 표본화 수신기를 설계하고 그 성능을 살펴보고자 한다. 직접 RF 표본화 방식은 IF(intermediate frequency) 대역에서 AD(analog to digital) 변환을 하고 복조하는 기존의 IF 변환 방식과 다르게, 아날로그 믹서(mixer)를 전혀 사용하지 않고 안테나 출력인 통과대역 신호를 직접 AD 변환하여 이후의 수신기의 모든 과정을 디지털 영역에서 처리하는 기술이다. IF 변환 방식과 비교하면 하드웨어 구조가 덜 복잡하고 전송환경 변화에 따른 재구성이 가능하며 하나의 AD 변환기를 사용하여 여러 대역의 신호를 동시에 변환할 수 있다는 장점이 있다. 이와 같은 재구성 기능과 동시 수신 기능은 특정 대역의 신호가 적으로부터 전파방해를 받았을 때 후속시스템으로의 빠른 전환이 필요한 군용 시스템에서 매우 중요한 역할을 한다. 한편 여러 대역의 신호를 한 번에 AD 변환하려면 수신하고자 하는 신호의 반송파 주파수, 대역폭, 표본화 후의 중간주파수 그리고 보호 대역 등을 고려하여 표본화 주파수를 정하는 것이 중요하다. 이 논문에서는 GPS L1, GLONASS G1 및 G2 등의 GNSS 신호를 동시에 수신할 수 있는 표본화 주파수를 선택하고 이를 적용한 직접 RF 표본화 수신기를 설계한다. 또한 설계한 수신기를 상용 AD 변환기와 소프트웨어를 사용하여 구현한 후 실제 신호의 수신시험을 통해 수신 성능을 살펴본다.

• 한국HCI학회논문지
• /
• 제1권2호
• /
• pp.1-8
• /
• 2006

본 논문은 새로운 햅틱 API인 "K-$Touch^{TM}$"의 개발에 관한 것으로 역/촉감 상호작용이 가능하도록 설계된 소프트웨어 아키텍처이다. K-$Touch^{TM}$는 햅틱 세부 기술을 잘 알지 못해도 응용분야를 쉽게 제작할 수 있도록 구성되어 있으며, 햅틱 기술을 개발하는 개발자가 쉽게 개발 내용을 추가할 수 있도록 구성되어 있다. 그래픽 하드웨어 기반의 핵심 역감 알고리즘을 기반으로 개발된 K-$Touch^{TM}$ API는 가상 환경을 구성하는 다양한 데이터 형식(2D, 2.5D depth(height field), 3D polygon 및 볼륨 데이터)에 대한 햅틱 상호작용을 가능하게 하고, 새로운 햅틱 알고리즘 및 장치 개발에 필요한 소프트웨어 확장성을 제공함과 동시에 사용자가 쉽고 빠르게 햅틱 응용분야를 개발할 수 있도록 설계되었다. 아울러 햅틱 감각의 중요 요소인 역감 및 촉감 상호작용을 위해 기존의 햅틱 SDK 및 API와 달리 역/촉감을 동시에 렌더링할 수 있는 알고리즘이 개발되었다. 본 논문에서 제안하는 새로운 햅틱 API의 효용성을 검증하기 위해 다양한 응용분야의 예를 구현하였다. 새로운 햅틱 API인 K-Touch는 사용자 및 연구자에게 보다 효율적으로 햅틱 연구를 진행 할 수 있도록 도움을 주는 툴킷(Toolkit)으로써 중요한 역할을 할 것으로 기대된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 D
• /
• pp.2320-2322
• /
• 2004

전자제어식 미끄럼방지 제동장치 (ABS, Antilock Brake System)는 차량의 급제동시 발생할 수 있는 바퀴의 슬립을 방지하여 차량의 제동거리를 단축시키고 주행 성능을 향상시키는 차량 내 안전장치이다. 지난 몇 년 동안 공압식 제동시스템을 사용하는 대형차량에 적합한 미끄럼방지 제동 제어기를 연구해 왔다. 이 제어기는 바퀴의 슬립율과 그 변화량을 이용한 제어 법칙을 유도하여, 제어 파라미터로 사용하고 있다. 이러한 제어 파라미터의 튜닝에는 맡은 반복적인 실험이 요구된다. 이러한 요구에 부응하기 위하여 차량의 제동을 실시간으로 모사 할 수 있는 HILS (Hardware In-the Loop Simulation) 시스템을 개발, 구축하였다. 개발 HILS는 공압식 브레이크 시스템 및 14 자유도를 가지는 차량 동역학 모델 및 타이어-바퀴 동역학을 소프트웨어 모델로 사용하고, 개발 중인 전자제어식 미끄럼 방지 제동 제어기를 하드웨어로 사용하여, 바퀴속도 센서 신호 모의 장치 및 공압 엑추에이터 모의 신호등의 인터페이스 장치를 사용하여 제동중인 차량의 상태를 실시간으로 시뮬레이션 및 감시할 수 있다. 이 개발 HILS를 이용하여 제동 제어기의 제어 파라미터의 튜닝을 짧은 시간에 성공적으로 끝낼 수 있었을 뿐만 아니라, HILS 실험을 마친 제어기는 미끄럼 방지 제동 시험장에서 실차 주행 시험을 무사히 마침으로써, 개발 기간과 비용을 절감할 수 있는 하드웨어를 이용하는 시뮬레이션의 효용성을 간접적으로 증명하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.137-140
• /
• 2013

전통적으로 임베디드 장비에서는 단순한 펌웨어 수준의 운영체제를 사용해 왔다. 그러나 최근 하드웨어 성능의 향상과 이에 따른 사용자들의 다양한 요구사항을 만족시킬 수 있도록 범용 운영체제인 리눅스를 사용하고 있는 임베디드 장비들이 활성화되고 있다. 리눅스를 운영체제로 사용하는 경우 확장성, 범용성, 이식성 등의 장점이 있지만 리눅스의 이식성을 고려한 설계로 인한 복잡성의 증가로 인한 오버헤드가 존재한다. 대다수의 임베디드 시스템에서 전원이 인가된 후 필요한 기능을 정상적으로 수행하기까지의 시간을 최소화하는 것은 필수적인 요구사항이기 때문에, 이들 특성은 임베디드 장비에서는 불필요할 수 있으며 적절히 재구성 또는 제거되어야 한다. 본 논문에서는 Corelogic사의 CLM9722 DTK를 대상으로 하여 알려진 소프트웨어 최적화 기법을 리눅스 부팅 각 단계에 적용, 결과를 측정함과 동시에 하드웨어 종속성으로 인한 범용 프레임워크 내의 최적화 제약사항에 대하여 연구하였다. 결과적으로 장비 전원 인가 후 부팅 시간을 약 33% 정도 단축할 수 있었다.

• 한국ITS학회 논문지
• /
• 제6권1호
• /
• pp.58-71
• /
• 2007

교통약자 즉, 장애인과 노약자의 자립생활과 사회통합을 위한 장애물 없는 생활환경(Barrier-Free)의 실현은 건축, 도시, 교통, 도로 등 통합적인 측면에서 생활환경의 설계기준 재정비 등 하드웨어적인 측면과 함께 사회활동에 필요한 편의시설의 다양한 정보접근과 이용 등 소프트웨어적인 측면이 동시에 충족되어야 하며, 소프트웨어적인 측면은 편의시설의 이용성을 제고하는데 있어 매우 중요한 문제이다. 이러한 측면에서 편의시설의 이용성 향상을 위해 유비쿼터스 기술 등 정보통신기술을 활용한 지원시스템 구축이 필요하다. 대표적 교통약자인 장애인 노약자가 사회생활을 하기 위하여 주거지를 넘어 다른 장소로 이동하고자 할 경우에도 이들의 목적을 달성하기에 어려움이 없도록 정보를 제공하고 지원하는 시스템이 필요하다. 장애인, 노약자의 행태조사 및 요구조사를 통한 요구사항분석과 장애인, 노약자 중심의 생활 및 이동지원시스템관련 국외 연구동향 및 관련 기술요소파악 및 시스템 요구조건과 유즈케이스를 도출하였다.

• 전자공학회논문지CI
• /
• 제45권5호
• /
• pp.201-208
• /
• 2008

능동형 RFID 시스템은 금속재질에 취약한 수동형의 단점을 극복하는 동시에 인식거리가 길고, 인식률이 좋아 항만물류나 국방 분야에서 사용이 확대되고 있다. 하지만 동일한 표준으로 개발된 제품의 서로 간에 인식이 불가능한 사례가 보고되고 있으며, 국제적으로 정확한 평가방법 및 장치가 정립되지 않아 개발된 제품들 간의 상호 운용성 및 표준 적합성 평가에 대한 어려움이 존재한다. 본 논문에서는 능동형 RFID 시스템의 적합성 평가를 위한 에뮬레이터의 하드웨어 및 소프트웨어를 설계하고 제작하였다. 설계된 장치는 Matlab의 Simulink를 통한 시뮬레이션으로 성능을 분석하였고, 실제 능동형 RFID 태그의 표준 적합성 평가를 통해 에뮬레이터의 적용 가능성을 검증하였다.

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5389-5396
• /
• 2012

본 논문에서는 H.264/AVC의 고성능 잔여 데이터 복호기를 위해 최적화된 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 새로운 역영자화 수식들을 적용한 공통 연산기를 갖는 병렬 역양자화기와 병렬 역변환기를 통합한 하드웨어 구조이다. 새로운 역양자화 수식들은 기존 수식에서 나눗셈 연산을 제거하여 연산량 및 처리시간을 감소시키고 새로운 수식들을 처리하기 위해 곱셈기와 왼쪽 쉬프터로 구성된 하나의 공통 연산기를 사용한다. 역양자화기는 4개의 공통 연산기를 병렬처리하기 때문에 $4{\times}4$ 블록의 역양자화 수행 사이클 수를 1 사이클로 감소시키고, 제안하는 역변환기는 8개의 역변환 연산기를 사용하여 $4{\times}4$ 블록의 역변환 수행 사이클 수를 1 사이클로 감소시킨다. 또한 제안하는 구조는 역양자화 연산과 역변환 연산을 동시에 수행하기 때문에 하나의 $4{\times}4$ 블록을 처리하는 데 1 사이클이 소요되어 수행 사이클 수가 감소한다. 제안하는 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 합성한 결과 게이트 수는 21.9k, critical path delay는 5.5ns이고, 최대 동작 주파수는 181MHz이다. 최대 동작 주파수에서 제안하는 구조의 throughput은 2.89Gpixels/sec이다. 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조들 대비 88.5% 이상 향상되었다.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1332-1339
• /
• 2001

SoC(System on Chip) 기술은 높은 융통성을 제공하므로 실장제어 분야에서 널리 활용되고 있다. 실장제어 시스템은 소프트웨어와 하드웨어를 동시에 개발하여야 하므로 많은 시간과 비용이 소요된다. 이러한 설계시간과 비용을 줄이기 위해 고급언어 컴파일러에 적합한 명령어 세트를 가지는 마이크로프로세서가 요구된다. 또한 FPGA(Field Programmable Gate Array)에 의한 설계검증이 가능해야 한다. 본 논문에서는 소형 실장제어 시스템에 적합한 EISC(Extendable Instruction Set Computer) 구조에 기반한 16 비트 FPGA 마이크로프로세서인 EISC16을 제안한다. 제안한 EISC16은 짧은 길이의 오프셋과 작은 즉치값을 가진 16 비트 고정 길이 명령어 세트를 가진다. 그리고 16 비트 오프셋과 즉치 값은 확장 레지스터와 확장 플래그를 사용하여 확장한다. 또한, IBM-PC와 SUN 워크스테이션 상에서 C/C++ 컴파일러 빛 응용 소프트웨어를 설계하였다. 기존 16 비트 마이크로프로세서들의 C/C++ 컴파일러를 만들고 표준 라이브러리의 목적 코드를 생성하여 크기를 비교한 결과 제안한 EISC16의 코드 밀도가 높음을 확인하였다. 제안한 EISC16은 Xilinx의 Vertex XCV300 FPGA에서 RTL 레벨 VHDL로 설계하여 약 6,000 게이트로 합성되었다. EISC16은 ROM, RAM, LED/LCD 판넬, 주기 타이머, 입력 키 패드, 그리고 RS-232C 제어기로 구성한 테스트 보드에서 동작을 검증하였다. EISCl6은 7MHz에서 정상적으로 동작하였다.