• Aerospace Engineering and Technology
• /
• v.2 no.1
• /
• pp.73-79
• /
• 2003

Usual satellite design adopts hardware Error Detection and Correction (EDAC) circuitary for memory elements to endure proper operation in space radiation environment and periodic read-back(scrubbing) scheme to remove errors occurred and to prevent further accumulation of errors, in parallel, But lack of detail radiation test data upset rates of KOMPSAT-2 mass storage was estimated very worse compared to that of KOMPSAT-1, which was evaluated from very precise radiation test. Although upset rates were evaluated enough low to accommodate by KOMPSAT-2 Flight Software, hardware scrubbing scheme is studied to shorten scrubbing time as well. This paper describes hardware scrubbing architecture having minimum 1.88 minutes scrubbing interval over 1 Gbits memory.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04d
• /
• pp.382-384
• /
• 2003

IMF 이후 기업들은 구조조정을 통한 체질개선에 총력을 기울임과 동시에 그 동안의 외형적 성장에서 탈피하여 투자 자본의 효율 향상을 위해 기업가치를 극대화하려고 노력하고 있다. 따라서. 각 사업체의 중점 육성 부분과 매각 부분을 선별하게 되었으며, 이해 사 간의 인수 합병이 빈번히 일어나고 있다. 그러나, 이렇게 생성된 기업체의 경우, 기존 전산 시스템의 하드웨어, 소프트웨어, 데이터베이스 등의 불일치로 통합에 많은 시간과 비용이 발생하고 있다. 따라서, 본 논문에서는 기존 전산 시스템의 플랫폼 불일치를 극복하며, 기존 시스템으로부터 개발되는 새로운 시스템으로의 전이를 자연스럽게 해줄 플랫폼 독립적인 대용량 데이터 동기화 서버(SyncDB2DB)를 설계한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.385-387
• /
• 2002

인터넷 상에서 IP 주소의 부족 문제를 해결하기 위해 IPv6 프로토콜이 제안되었고 현재 실용화 단계에 접어들었다. IPv6에서는 보안기능의 강화를 위해 IPsec 프로토콜을 기본 요구사항으로 채택하였고, 본 논문에서는 이러한 IPsec 프로토콜을 하드웨어로 설계하고 구현하였다. 이를 위해 IPv6에서 보안기능을 담당하는 헤더와 IPsec의 기간 암호화 알고리즘을 설계하여 각각 VHDL로 구현하였고, 전용 FPGA 보드와 IPv6 테스트망에서 그 기능과 성능을 검증하였다. 구현된 IPsec 프로토콜 칩은 TCP／IPv6와 IPsec 프로토콜을 하나의 칩으로 구현함으로써 별도의 프로세서 없이 인터넷 접속 기능과 보안기능을 동시에 제공하며 소프트웨어 모듈보다 뛰어난 성능을 나타낸다.

• Journal of The Institute of Information and Telecommunication Facilities Engineering
• /
• v.8 no.3
• /
• pp.138-143
• /
• 2009

다양한 서비스에서 활용되는 USN환경에서 각 응용의 기술적 특성에 따른 다양한 프로토콜기술의 개발이 이루어지고 있다. 본 논문에서는 무선 센서 네트워크 프로토콜 개발에 필수인 프로토콜 분석기에 대한 것으로 8개(최대 16개) 트랜시버를 갖는 하드웨어를 통해 무선 상의 여러 채널을 통해 송수신 되는 다양한 프로토콜을 쉽게 분석하는 장치의 구현에 대해 설명한다. 종래의 기술은 Zigbee프로토콜과 같은 특정한 프로토콜 및 하나의 채널만을 대상으로 분석하여 화면에 출력하는 기술인 것에 비하여, 본 기술은 여러 개의 채널을 동시에 분석이 가능하며, 동시에 여러 개의 채널을 통해 패킷을 인코딩하여 출력이 가능하다. 또한 하드웨어 및 소프트웨어의 코드를 바꾸지 않고 XML을 활용하여 사용자 정의에 따른 프로토콜 분석 및 처리, GUI처리 등을 가능하게 한다.

• Electronics and Telecommunications Trends
• /
• v.21 no.1 s.97
• /
• pp.82-93
• /
• 2006

특정 산업용 기기의 제어를 위해 사용되던 임베디드 시스템이 유무선 통신 네트워크와 접목으로 디지털 정보가전, 의료, 항공, 군사 등 전 산업 분야로 확대되는 “Embedded,Everywhere” 시대가 도래하고 있다. 임베디드 시스템은 실시간 처리, 저전력 등의 물리적 특성과 하드웨어(HW)와 소프트웨어(SW)의 동시 설계, 리소스의 절제된 사용 등의 특성을 반영해야 하므로 시스템 개발 전 과정에서 이러한 특성을 만족시키는 개발체계의 구축이 필요하다. 특히, 임베디드 소프트웨어의 공통. 핵심 기술을 자산화하여 체계적으로 재사용할 수 있는 환경 구축은 기술의 중복 개발을 최소화하고, 기술의 가치를 지속적으로 증대시킨다. 따라서, 고품질의 임베디드 시스템을 적시에 경제적으로 개발할 수 있는 임베디드 시스템 개발방법론과 임베디드 소프트웨어 재사용 체계의 개발 및 보급 기술은 소프트웨어 산업 경쟁력 향상에 공통적으로 필요한 기반 기술로 활용될 수 있다. 본 고에서는 신 성장 미래 산업의 기반이 되는 임베디드 시스템을 위한 개발 방법론과 재사용 체계 구축에 대한 동향을 기술한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 1995.06a
• /
• pp.35-39
• /
• 1995

멀티미디어 데이터는 크기가 크고 실시간성의 특징을 가지고 있다. 특히 HDTV 서버는 많은 수의 비디오를 저장하기 위해서 대용량의 저장 능력이 필요하며 동시에 많은 수의 사용자를 지워하기 위해서 높은 전송율을 보장하여야 한다. 따라서 HDTV 서버는 확장성 있는 하드웨어 구조를 가져야 하고 데이터를 효과적으로 저장 관리할 수 있는 소프트웨어가 지원되어야 한다. 본 논문에서는 HDTV의 비디오 데이터를 저장 관리하기 위한 확장성 있는 HDTV 저장 서버 구조, 고성능 입출력시스템에서 기본적으로 사용하는 데이터 분할 방법, 데이터 배치 방법, 캐싱 정책, admission control 방법과 성능 분석에 대한 내용을 기술한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.1361-1364
• /
• 2000

STC104 라우터칩은 점대점 방식으로 자료를 전송하도록 설계되어 있어서 하드웨어 기반의 멀티캐스팅을 할 수 없다. 멀티캐스팅을 하기 위해서는 각 노드간의 관계를 파악하여 동시에 데이터를 전송하는 알고리즘을 개발하여 소프트웨어적인 방법을 이용해야 한다. 본 논문에서는 멀티캐스팅 트리를 이용하여 STC104 라우터칩으로 이루어진 그물 구조 망에서 멀티캐스링 전송 알고리즘을 제시하고 그 성능을 실험하였다. 멀티캐스팅 트리를 이용한 전송 성능은 전체 hop수가 적을수록 그리고 발원 노드가 전송할 때 적절히 분산시켜 전송할수록 개선된 성능이 나타났다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2017.06a
• /
• pp.223-226
• /
• 2017

재난경보방송시스템에서 오디오 방송은 여러 가지 형태의 통신망을 이용하여 서비스되고 있다. 상용전화망, 이동통신망, 무선자가망 등이 있으나 오디오 동시방송이라는 요구는 충족하지 못하는 것이 사실이다. 또한, 아날로그 기반의 통신으로 오디오 품질이 만족스럽지 못한 편이다. 본 논문에서는 다양한 통신망에서 재난정보 서비스를 수행할 수 있는 재난경보방송시스템 모델을 제시하며, 이더넷과 같은 디지털 통신망 기반의 오디오 동시방송을 위한 솔루션을 연구 개발하였다. 방송송신설비 및 IP 교환기와 같은 하드웨어 요소를 제외하여 구축비용에 대한 부담을 줄이고, 통신 대역폭이 보장될 경우 실시간 동시방송이 가능하도록 설계하였다. 오디오 송신은 공개된 라이브러리를 사용하여 윈도우 기반의 소프트웨어 구조를 가지며, 오디오 수신은 임베디드 장치 기반으로 임베디드 리눅스에서 수신하고 재생할 수 있도록 구현하였다.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.40 no.4
• /
• pp.214-221
• /
• 2003

This paper shows an implementation of video codec (coder/decoder) on an embedded system. The video codec supports both H.261 and H.263 standards. For efficient real-time processing, the video codec is partitioned into a software module and a hardware module. Both modules are codesigned on an embedded system. The software module is processed on a real-time operating system and a RISC processor. It cooperates with the hardware module to compress and decompress images in real time. AMBA (Advanced Microcontroller Bus Architecture) AHB (Advanced High-performance Bus) is used as the system bus. The hardware module works both as AHB masters and as AHB slaves. The encoder part of the hardware module operates in a pipelines mode to compress images in real time. The video codec compresses 15 CIF frames and simultaneously decompresses 15 CIF frames in a second according to H.261 or H.263 standard at 33 MHz frequency.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.39 no.5
• /
• pp.477-485
• /
• 2002

In this paper, we present an efficient hardware architecture for the H.263 video codec and its VLSI implementation. This architecture is based on the unified interface by which internal hardware engines and an internal RISC processor are connected one another. The unified interface enables the modular design of internal blocks, efficient hardware/software partitioning, and pipelined paralled operations. The developed VLSI supports the H.263 version 2 profile 3 @ level 10, and moreover, both the control protocol H.245 and the multiplexing protocol H.223. Therefore, it can be used for the complete ITU-T H.324 or 3GPP 3G 324M multimedia processor with the help of an external audio codec. Simultaneous encoding and decoding of QCIF format images at a rate greater than 15 frames per second is achieved at 40 MHz clock frequency.