• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.31-37
• /
• 2001

광디스크 재생기에서 사용되는 디지털 서보는 주변 블록과의 집적화가 유리하고, 온도변화에 따른 열화가 적으며, 각종 픽업에 대한 유연한 대응이 가능한 장점 때문에 이용도가 점점 높아지고 있는 추세이다.[6] 그러나 디지털 시그널 프로세서를 내장한 디지털 서보는 전력 소비량이 매우 큰 단점을 가지고 있다. 본 논문에서는 광디스크 재생기의 특성 상 초기화 시간에 대부분의 기능이 몰려 있으므로 DSP의 사이클 수는 많이 차지 하나, 실제로 전력 소비에 주된 영향을 끼치는 시간은 초기화 시간이 아닌 재생 모드 시간 임에 착안하여 디지털 서보의 소비 전류를 획기적으로 줄일 수 있는 방안을 제시하였다. 재생 모드에서의 필터 처리 사이클 수를 최대한 줄일 수 있도록 아키텍쳐를 변환함과 동시에 디지털 서보의 재생 모드를 병렬 처리함으로써, 전체 시스템의 소비 전력을 크게 줄이는 효과를 얻을 수 있도록 하였다. 즉, 광디스크 재생기의 디지털 서보에 포함되는 DSP 코아의 리소스 공유를 통해DSP의 동작 속도와 부하를 크게 줄임으로써 소비 전류를 획기적으로 줄이는 효과를 얻어낸 것이다. 이러한 개념은 DSP-코아 뿐만 아니라, ROM, RAM에도 모두 적용되어 기존 아키텍쳐의 디지털 서보에 비해 소비 전류를 83% 가까이 줄일 수 있는 효과를 얻을 수 있었다.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.443-451
• /
• 2010

본 논문에서는 Band-III 지상파 디지털 멀티미디어 방송 수신용 저전력 CMOS RF 튜너 칩에 대해 기술한다. 제안된 RF 튜너 칩은 저전력의 소형 휴대단말기 개발에 적합한 Low-IF 수신 구조로 설계되었으며, 174~240 MHz의 RF 방송 신호를 수신하여 1.536 MHz 대역폭의 2.048 MHz IF 신호를 출력한다. RF 튜너 칩은 저잡음 증폭기, 이미지 신호 제거 믹스, 채널 필터, LC-VCO, PLL과 Band-gap 기준 전압 생성기 등의 모든 수신부 기능 블록들을 포함하고 있으며, 0.18 um RF CMOS 기술을 이용하여 단일 칩으로 제작되었다. 또한 전력 소모를 줄이기 위한 4단계 이득 가변이 가능한 저잡음 증폭기를 제안하였으며, Schmoock's 선형화 기법과 Current bleeding 회로 등을 이용하여 수신 성능을 개선하였다. 제작된 RF 튜너 칩의 이득 제어 범위는 -25~+88 dB, 잡음 특성(NF)은 Band-III 전체 대역에서 약 4.02~5.13 dB, 선형 특성(IIP3)은 약 +2.3 dBm 그리고 이미지 신호 제거비는 최대 63.4 dB로 측정되었다. 총 전력 소모는 1.8 V 단일 전원에서 약 54 mW로 우수하며, 칩 면적은 약 $3.0{\times}2.5mm^2$이다.

• 대한전자공학회논문지SP
• /
• 제49권2호
• /
• pp.113-121
• /
• 2012

본 논문은 대용량 동영상을 관리하기 위한 빠르고 효율적인 내용기반 중복 동영상 검출 알고리즘을 제안한다. 효율적인 중복 동영상 검출을 위해 대용량의 동영상을 처리하기 쉬운 작은 단위로 나누는 동영상 장면 전환 기반 분할 기술을 적용하였다. 동영상 서비스 및 저작권 보호 관련 사업모델의 경우, 필요한 기술은 아주 작은 구간의 동영상이나 한 장의 영상 을 검색하기보다는 상당한 길이 이상 일치하는 동영상을 파악하는 기술이 필요하다. 이러한 중복 동영상 검출을 위해 본 논문에서 동영상을 장면 전환을 기준으로 분할하여, 나누어진 장면 내에서 움직임 분포 서술자와 대표 프레임을 선택하여 프레임 서술자를 추출한다. 움직임 분포 서술자는 동영상 디코딩 과정에서 얻어지는 매크로 블록의 움직임 벡터를 이용한 장면 내 움직임 분포 히스토그램을 구성하였다. 움직임 분포 서술자는 정합시 고속 정합이 가능하도록 필터링 역할을 한다. 반면 움직임 정보만는 낮은 변별력을 가진다. 이를 높이기 위해 움직임 분포 서술자를 이용하여 정합된 장면 간에 선택된 대표 프레임의 패턴 서술자를 이용하여 동영상의 중복 여부를 최종 판단한다. 제안된 방법은 실제 동영상 서비스 환경에서 우수한 인식률과 낮은 오인식률을 가질 뿐만아니라 실제 적용이 가능할 정도의 빠른 정합 속도를 얻을 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.875-878
• /
• 2015

본 논문에서는 고성능 HEVC 부호기 화면내 예측기의 적은 연산 시간 및 연산 복잡도, 하드웨어 면적 감소를 위한 하드웨어 구조를 제안한다. 제안하는 화면내 예측기의 하드웨어 구조는 연산 복잡도를 감소시키기 위해 공통 연산기를 사용하였고, 저면적 하드웨어 구조를 위해 $4{\times}4$ 블록 단위 연산기를 사용하였다. 공통 연산기는 모든 예측모드의 예측픽셀 생성과 필터링 과정을 하나의 연산기로 처리하기 때문에 연산기의 개수를 감소시킨다. 화면내 예측 하드웨어 구조는 $4{\times}4$ PU 공통 연산기를 사용하여 하드웨어 면적은 감소 시켰으며, $32{\times}32$ PU까지 지원하는 하드웨어 구조로 설계하였다. 제안하는 하드웨어 구조는 10개의 공통 연산기를 사용하여 병렬처리함으로써 화면내 예측의 수행 사이클 수를 감소시킨다. 제안하는 화면내 예측기의 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리로 합성한 결과 41.5k개의 게이트로 구현되었다. 제안하는 화면내 예측기 하드웨어 구조는 150MHz의 동작주파수에서 4K UHD@30fps 영상의 실시간 처리가 가능하며, 최대 200MHz까지 동작 가능하다.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.405-419
• /
• 2012

본 논문에서는 다중 릴레이와 다중 사용자가 존재하고, 모든 노드에 다중 안테나가 탑재된 시스템에서 기지국, 릴레이 전처리기 공동 설계 기법을 제안한다. 설계 기준은 릴레이가 각자의 지역 채널 정보만 취할 수 있고, 전체 릴레이 합 전력 제약 환경일 때, 사용자 평균 자승 오류의 합(sum mean square error, SMSE)을 최소화하는 것이다. 한 릴레이의 지역 채널 정보는, 시스템의 모든 첫 번째 홉 및 두 번째 홉 채널 중에서, 그 릴레이 자신이 접속된 채널의 정보로 정의된다. 블록 대각화 전처리기가 연결된 기지국 전처리기 구조를 사용하면, 각 릴레이가 지역 채널 정보만을 활용하여 자신의 전처리기 구조를 결정할 수 있다. 제안 하는 기법은 SMSE 쌍대성을 사용하여 기지국 전처리기와 릴레이 전처리기를 결정하는 1단계 및 사용자 수신 필터를 결정하는 2단계의 순차적 반복을 기반으로 한다. 제안한 기법은 반드시 수렴하며, 이론적으로 이를 검증할 수 있다. 제안하는 기법이 Simple amplify-and-forward(SAF), MMSE 릴레이 및 [1]에서 제안한 방식에 비해서 SMSE 성능, 합 전송률 성능 모두 우월한 것을 확인한다.

• 한국산학기술학회논문지
• /
• 제19권6호
• /
• pp.160-166
• /
• 2018

세계적으로 반도체장비 시장은 오래전부터 성장하고 있다. 유체제어시스템은 반도체 제조 장비에 사용되어지는 배관을 집적화시켜 유체의 공급을 제어할 수 있도록 모듈화, 소형화한 시스템이다. 반도체의 제조공정은 여러 종류의 맹독성 가스를 필수적으로 다루어야 한다. 특히 실제 작업 공정에서는 이러한 맹독성 가스의 정밀한 제어가 필요하다. 이러한 맹독성가스를 제어하는 시스템은 피팅, 밸트, 튜브, 필터, 레귤레이터 등 다양한 부품들로 구성되어 있다. 이 부품들은 누출 없이 고압 가스를 계속 제어해야 하기 때문에 정밀하게 제조되어야 하고 내부식성이 있어야 한다. 이를 위해 금속 블록 및 금속 가스킷의 표면 가공 및 경화 기술을 연구해야 한다. 본 논문에서는 이러한 유체제어시스템에서 가장 기본이 되는 V-Block의 직경, 유량, 각도를 다르게 설계하여 내부에서 어떠한 유동흐름을 보이는지 파악하고자 하며, 유체제어시스템에서 가장 기본이 되는 유체제어벨브 시스템의 내부 유동해석을 통하여 안정적인 유량을 공급할 수 있는 설계의 최적화에 대해 연구하고 분석하였다.

• 방송공학회논문지
• /
• 제24권5호
• /
• pp.703-712
• /
• 2019

단일 영상 초해상도 (Single Image Super-Resolution - SISR)기법은 카메라로 획득된 저해상도 영상에 필터 기반의 연산을 적용하여 좋은 화질의 고해상도 영상을 복원하는 과정이다. 최근에 심층 합성곱 신경망 학습의 발전에 따라 단일 영상 초해상도에 적용되는 심층 학습 기법들은 좋은 성과를 보여 주고 있다. 그 대표적인 방법으로 영상의 특징 맵 기반 웨이블릿 계수 학습을 통해 고해상도 영상을 복원하는 WaveletSRNet이 있다. 하지만 복잡한 알고리즘으로 인해 계산량이 증대되어 처리 속도가 늦고 특징 추출할 때 특징 맵을 효율적으로 활용하지 못 한다는 단점을 가지고 있다. 이를 개선하기 위해 본 논문에서는 단일 영상 초해상도 RDB-WaveletSRNet 기법을 제안한다. 제안된 기법은 잔여밀집블록(Residual Dense Block)을 사용하여 저해상도의 특징 맵을 효과적으로 추출하여 초해상도의 성능을 향상시키고 적절한 성장률을 설정하여 복잡한 계산량 문제까지 해결하였다. 또한 웨이블릿 패킷 분해를 사용하여 확대율에 맞게 웨이블릿 계수를 획득하므로 높은 확대율의 단일 영상 초해상도를 얻게 하였다. 다양한 영상에 대한 실험을 통하여, 제안하는 기법이 기존 기법보다 수행시간이 빠르며 영상 품질도 우수함을 입증하였다. 제안하는 방법은 기존 방법보다 화질은 PSNR 0.1813dB만큼 우수하며 속도는 1.17배 빠른 것을 실험을 통해 확인하였다.

• 대한전자공학회논문지SP
• /
• 제47권3호
• /
• pp.87-95
• /
• 2010

오디오 신호를 무손실 압축하여 휴대용 멀티미디어 기기에서 최고의 오디오 품질을 제공하는 기기들이 등장하고 있으며, 무손실 오디오 압축을 위한 기술에서는 2006년 MPEG-4 audio lessless coding(ALS)와 MPEG-4 scalable lossless coding(SLS)가 국제 표준으로 채택 되었다. 2009년에는 MPEG에서 최대 스테레오 음원까지만 지원하는 MPEG-4 ALS simple profile을 정의하였다. 표준화된 무손실 오디오 코덱이 휴대용 멀티미디어 기기에서 널리 이용되기 위해서는 휴대용 멀티미디어 기기에서 가장 널리 쓰이는 스테레오 조건에서 낮은 복잡도를 보여야 한다. 하지만 기존 연구에서는 MPEG-4 ALS의 압축률을 향상시키거나, 혹은 다채널 환경에서의 복잡도를 개선하기 위한 연구들이 주로 이루어졌다. 본 논문에서는 MPEG-4 ALS 인코더의 복잡도와 압축률을 분석하고, 이를 바탕으로 MPEG-4 ALS simple profile 조건에서 MPEG-4 ALS 인코더의 복잡도를 개선하기 위한 방법을 제안한다. 분석 결과 MPEG-4 ALS 인코더의 analysis 블록에서 전체 복잡도의 75% 발생하므로, 기존의 연구에서 개발된 저 복잡도 필터를 인코더에 적용하여 복잡도를 감소시키며, joint coding의 압축 효율과 여기 신호의 상호상관계수의 관계를 기반으로 joint coding 결정 방법을 제안한다. 제안된 방법과 저 복잡도 필터가 포함된 MPEG-4 ALS 인코더의 성능은 MPEG-4 conformance test 파일과 일반 음악 파일을 이용하여 복잡도 및 압축률로써 평가된다. 실험 결과 제안된 방법이 적용되었을 경우 압축률은 유사하면서 인코더 복잡도가 24% 감소한다. 이를 통해 본 논문에서 제안된 방법이 MPEG-4 ALS 인코더의 복잡도 감소에 탁월한 성능을 가짐을 보였다.