• 한국음향학회지
• /
• 제4권2호
• /
• pp.36-47
• /
• 1985

본 논문에서는 기존의 ICE 기능을 갖춘 사용이 간편하고, 쉽게 이동이 가능한 저가격 범용 8비 트 마이크로프로세서의 실시간 에뮬레이터를 설계, 제작하고자 한다. ICE의 기능을 구현하기 위해서2개 의 보드 즉 에뮬레이션 보드와 콘트롤 보드를 사용하는 구조로 고안하였다. 에뮬레이션 보드에는 CPU 8085를 사용하고, 콘트롤 보드에는 표적시스템의 CPU와 같은 CPU를 사용하였다. 이러한 구조는 표적 CPU가 바뀔 때 콘트롤 보드만 교환하면 된다는 점에서 실용적이다. 에뮬레이션 보드는 범용 8비트 마 이크로프로세서에 대해서, 콘트롤 보드는 표적 CPU가 Z-80인 시스템에 대해서 제작하였다. 또한, 에뮬 레이터의 기능에 의해, 표적 CPU 자체의 기능이 상실됨을 회복시켰다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
• /
• pp.634-636
• /
• 2002

인터넷 트래픽의 증가에 따라 초고속 대용량의 패킷을 처리할 수 있는 라우터 기술이 요구되고 있다. 이를 위해 라우터 분야에 있어서의 기술 흐름은 하드웨어 기술을 기반으로 한 고속의 룩업 및 포워딩 기술을 라우터 분야에 적용하는 것이 필요하다. 그러나, 하드웨어 기반 라우터 기술은 다양한 서비스의 요구 및 변화되는 서비스 유형에 유연성 있게 대처할 수 없는 단점을 갖고 있다 따라서, ASIC을 기반으로 한 하드웨어 기술에 프로세서 기반의 소프트웨어 기술이 통합되어 네트워크 프로세서라는 새로운 기술이 라우터 기술분야에 등장하여 적용하고 있다. 현재 상용 네트워크 프로세서는 여러 회사들이 출시하고 있는 실정이지만 본 논문에서는 IBM사의 2.5G급 처리용량을 갖는 네트워크 프로세서를 선정하여 고속 포워딩 엔진 보드를 설계하는 내용에 대하여 언급하려 한다. 본 고에서 언급하는 포워딩 엔진은 기가비트 인터넷, POS 가입자 보드뿐 아니라 EPON 가입자 보드도 수용할 수 있도록 다양한 인터페이스를 제공할 수 있도록 하였다.

• 한국전자통신학회논문지
• /
• 제17권4호
• /
• pp.633-640
• /
• 2022

다양한 분야에 서비스 로봇이 적용됨에 따라 각 임무에 적합한 영상처리 알고리즘을 빠르고 정확하게 수행할 수 있는 영상처리 프로세서에 관한 관심이 높아지고 있다. 본 논문에서는 로봇에 적용 가능한 영상처리 프로세서 설계방법을 소개한다. 제안한 프로세서는 CPU, GPU, FPGA가 융합된 형태로 AGX 보드, FPGA 보드, LiDAR-Vision 보드, Backplane 보드로 구성된다. 제안한 방법은 시뮬레이션 실험을 통해 검증한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 추계학술발표대회
• /
• pp.25-26
• /
• 2009

아두이노 보드는 Atmel 8 비트 RISC 마이크로프로세서를 이용해서 제작된 임베디드 보드이다. 마이크로프로세서 내부에 프로그램을 쓸 수 있다는 기능과 하드웨어 설계도가 오픈소스로 제작된다는 점, 일반 사용자들을 위해서 제공되는 쉬운 개발 언어 및 개발 환경을 제공한다. 본 논문에서는 아두이노 보드 위에서 동작하는 임베디드 소프트웨어에 대해 테스트하는 방법과 앞으로의 테스트 방법에 대한 개발방향에 대하여 논한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 춘계학술발표논문집 (상)
• /
• pp.443-446
• /
• 2003

본 논문에서는 MPC860T 프로세서를 이용하여 통신 제어가 필요한 환경에 적합한 내장형 시스템 보드를 개발한다. 개발된 보드는 1 개의 100Mbps 이더넷 포트, 4개의 10Mbps 이더넷 포트, 2 의 직렬 통신 포트를 가진다. 또한 외부의 입출력 보드와의 연결을 위한 회로를 구성하여 통신 제어 용도에 맞도록 시스템의 확장성을 높였다. 운영체제 및 소프트웨어 개발을 위해서 부트 로더의 이식이 필요하다. 부트 로더로는 PowerPC 계열의 프로세서에 적합한 PPCBoot를 사용한다. 시스템의 운영체제로는 리녹스를 이식하였다. 이를 위해서 사용된 메모리 소자의 특성과 크기 등 개발된 보드의 규격에 맞추어 리녹스 커널 소스를 수정하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(B)
• /
• pp.325-327
• /
• 2011

온보드 대상의 디버깅은 타깃머신의 처리 속도 및 통신 속도의 제약으로 인해 발생하는 지연시간 때문에 개발 기간이 길어지게 된다. 이런 문제를 해결하고자 소프트웨어 에뮬레이터를 상위 성능의 머신에서 구동하고 온보드로는 인스트럭션과 그에 필요한 데이터의 전송만 진행하여 온보드로부터의 메모리 전송을 최소화함으로써 지연시간을 감소시키는 효과를 얻을 수 있다. 본 논문에서는 Zaram사(社)의 CDSP16V2 프로세서를 위한 디버거 성능 개선 방법 및 구현에 대하여 서술한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.86-88
• /
• 2010

MPSoC 는 저렴한 하드웨어 비용으로 신속하게 데이터를 처리할 수 있어 고성능 멀티미디어 프로그램, 이동통신기기, 텔레매틱스, 모바일 엔터테인먼트 기기에 맞는 솔루션을 제공하고 있다. 본 논문은 이러한 MPSoC 연구의 일환으로 ADChips 의 EISC 프로세서와 Zaram 의 DSP 를 이용하여 개발된 Polaris-1 보드에서 EEMBC 벤치마크 프로그램을 EISC 프로세서인 Empress 에서 동작할 수 있도록 하는 구현에 대한 연구를 소개한다. 본 논문에서 제시한 하나의 프로세서에 작업을 할당하는 방법을 확장함으로써, MPSoC 의 멀티코어를 사용하기 위한 프로그램을 개발 할 수 있을 것이다. 또한, 앞으로 지속적으로 연구될 Polaris-1 보드의 연구기반을 마련하였다고 볼 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.2551-2553
• /
• 2000

고속 신호처리 및 실시간 제어 분야에 적합한 제어성능을 발휘하기 위해서는 신호처리전용 마이크로프로세서인 DSP(Digital Signal Processor)를 이용한 제어용 보드가 널리 활용되고 있다. 본 연구를 통하여 전기도금용 전원장치의 고성능화를 위하여 DSP제어용 보드를 개발하였으며, 전체구성은 고속 신호처리를 위한 메인 마이크로프로세서로서 경제성과 응용범위가 넓은 TMS320C32 DSP CHIP, Wait없는 프로그램 및 데이터 처리를 위한 고속 SRAM, 외부 디지털 입출력을 위한 인터페이스 회로, 아나로그 입출력 회로 및 PC 혹은 다른 마이크로컴퓨터와의 통신을 위한 직렬 통신 회로 등으로 구성하였다. 개발된 DSP 보드는 시제품 제작을 완료하여 그 성능 및 신뢰성을 검증하였으며, 전기도금장치의 고성능 제어처리를 위하여 채용하여 상품화 개발을 완료하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1995년도 학술대회
• /
• pp.149-153
• /
• 1995

본 논문에서는 TI(Texas Instrument)사의 범용 디지탈 프로세서인 TMS320C30을 이용하여 MPEG-2 계층2(Layer II) 오디오 부호화 알고리듬의 실시간 처리가 가능한 시스템을 구현하였다. 구현한 시스템은 1 채널의 오디오 신호를 처리하기 위한 Slave 보드 5개와 채널 멀티플렉싱과 부가 처리를 위한 Master 보드 1개로 이루어져 있다. MPEG-2 알고리듬의 각 단계별 소요시간을 계산한 후, 이를 바탕으로 각 프로세서에 할당하는 작업량을 조정하여 실시간 처리에 적합한 시스템을 구현하였다.

• 한국통신학회논문지
• /
• 제18권2호
• /
• pp.288-299
• /
• 1993

본 논문은 단일 버스를 사용한 밀결합 다중프로세서 시스템에서 데이타 전송량을 극대화하기 위해 파이프라인 전송 기능을 가지는 버스 프로토콜를 제안한다. 이 버스는 어드레스와 데이타의 전송을 위해 독립적인 전송 통로와 블록 전송기능을 두고, 최애 264 Mbytes/sec 데이타의 전송 능력을 가진다. 이버스를 기반으로 각각의 프로세서 보드의 내부에 캐쉬를 포함한 다중프로세서 시스템을 모델링하고, 시뮬레이션를 통해 캐쉬의 메모리의 참조율 변화에 따른 버스의 성능 및 시스템의 성능을 평가한다. 본 버스를 이용할 경우 10개 까지의 프로세서 보드가 버스에 장착되어도 버스가 포화되지 않고, 4개 까지의 메모리의 인디리빙에 대하여 성능이 선형적으로 증가함을 알 수 있다.