

Polaris-1 보드 상에서 EEMBC 벤치마크 동작 구현¹

박기성, 이호균, 김선욱
고려대학교 전기전자전파공학
e-mail : seon@korea.ac.kr

Implementation of running an EEMBC Benchmark on Polaris-1 Board

Giseong Bak, Hokyoon Lee, Seon Wook Kim
School of Electrical Engineering, Korea University

요 약

MPSoC 는 저렴한 하드웨어 비용으로 신속하게 데이터를 처리할 수 있어 고성능 멀티미디어 프로그램, 이동통신기기, 텔레매틱스, 모바일 엔터테인먼트 기기에 맞는 솔루션을 제공하고 있다. 본 논문은 이러한 MPSoC 연구의 일환으로 ADChips 의 EISC 프로세서와 Zaram 의 DSP 를 이용하여 개발된 Polaris-1 보드에서 EEMBC 벤치마크 프로그램을 EISC 프로세서인 Empress 에서 동작할 수 있도록 하는 구현에 대한 연구를 소개한다. 본 논문에서 제시한 하나의 프로세서에 작업을 할당하는 방법을 확장함으로써, MPSoC 의 멀티코어를 사용하기 위한 프로그램을 개발 할 수 있을 것이다. 또한, 앞으로 지속적으로 연구될 Polaris-1 보드의 연구기반을 마련하였다고 볼 수 있다.

1. 서론

최근 임베디드 시스템상에서도 Multi-core 를 이용한 MPSoC (Multiprocessors System-on-Chip) 연구가 활발히 진행되고 있다. MPSoC 는 일반적으로 이기종 코어로 구성되어 있는데, 각각의 코어는 코어 특성에 맞는 작업이 할당되어 신속하게 데이터를 처리할 수 있어 고성능 멀티미디어 프로그램, 이동통신기기, 텔레매틱스, 모바일 엔터테인먼트 기기에 맞는 솔루션을 제공하고 있다. [1]


본 논문은 이러한 MPSoC 연구의 일환으로 ADChips 의 EISC 프로세서[2] 와 Zaram[3] 의 DSP 를 이용하여 개발된 Polaris-1 보드에서 EEMBC 벤치마크를 EISC 프로세서인 Empress[4] 에서 동작할 수 있도록 하는 구현 방법에 대하여 설명한다.

이 연구에서 언급된 방법을 통하여 Polaris-1 보드에 있는 다른 EISC 프로세서 및 Zaram DSP 에서 EEMBC 벤치마크를 실행시켜 볼 수 있다. 따라서 앞으로 진행되어나갈 Polaris-1 의 MPSoC 연구에 기반을 마련하였다고 할 수 있다.

본 논문의 구성은 다음과 같다. 2 장에서 Polaris-1 보드와 관련된 배경 지식에 대하여 설명한다. 3 장에서는 보드의 실행환경과 구체적인 구현 방법을 설명한다. 마지막으로 4 장에서 최종 결론을 맺는다.

2. 배경 지식

2.1 Polaris-1 보드 구성




(그림 1) Polaris-1 보드 구성

Polaris-1 은 High-end E-book, High-end 전자 액자(Digital Photo Frame), Wallpad 등의 멀티미디어 사용자 환경 솔루션을 빠르게 개발할 수 있도록 고안된 프로세서로서, 시각적으로 매우 미려하고 사용자 요구에 대하여 빠르게 반응할 수 있도록 개발되었다. Polaris-1 은 사용자의 요구에 매우 빠르게 반응할 수 있도록 다수의 영상 처리 및 음성 처리를 위한 프로세서가 집적된 Heterogeneous MPSoC 형태를 취하고 있다.

¹ 본 논문은 산업자원부가 지원하는 국가 반도체연구개발사업인 시스템집적반도체기반기술개발사업(시스템 IC2010)을 통해 개발된 결과임을 밝힙니다.

Polaris-1 은 그래픽 처리 및 벡터 이미지 생성을 위한 2D graphics engine 과 2D vector graphics engine 을 지니고 있으며, 영상 이외에도 음성 및 주변 장치 제어의 목적을 위한 프로세싱 도메인을 두고 있다. Polaris-1은 그림 2 와 같이 각 응용 도메인에 대하여 충분한 컴퓨팅 파워를 제공하기 위하여 각 프로세싱 도메인에 대하여 프로세서 혹은 DSP 를 내장하고 있으며, 필요에 따라 각 프로세서의 동작 속도 및 전력 소모를 제어할 수 있는 기능을 지니고 있다.

Polaris-1 은 시스템 개발 시 개발 기간을 단축하고 보드의 폼팩터(form-factor)를 작게 할 수 있도록 다양한 장치와의 연결을 위하여 그림 1 과 같이 USB 2.0 full speed 인터페이스, 영상 입력을 위한 카메라/비디오 인터페이스, 영상 출력을 위한 LCD/CRT 인터페이스 등 다양한 I/O 인터페이스를 제공한다. [4]



(그림 2) Polaris-1 Processing Domain

2.2 Polaris-1 Memory Map

<표 1> Polaris-1 Memory Map

Address	Description	Size
80000000h ~ 87FFFFFFh	SDR SDRAM	128MB
A0000000h ~ A7FFFFFFh	DDR SDRAM	128MB

Polaris-1 은 고속의 데이터 처리를 위하여 DDR SDRAM 을 지원하고 있으며, 필요에 따라 SDR SDRAM 을 선택할 수 있도록 되어 있다. 이외에도 NAND flash, NOR flash, ROM, SRAM 메모리를 부착할 수 있도록 설계되어 있다. 표 1 은 Polaris-1 의 Memory Map 영역 중 구현에 사용된 메모리 영역을 나타낸 것이다. Firmware 프로그램은 표 1 의 SDR SDRAM 영역에 EEMBC 벤치마크 프로그램은 고속의 데이터 처리를 위하여 DDR SDRAM 영역에 저장된다.

2.3 Linker Script

Linker Script 는 프로그램의 메모리 영역이 어떻게 구성되어 있는지 기술하여 시스템의 메모리 구성에 맞게 프로그램을 배치할 수 있도록 나타내는 스크립트 이다.

2.4 Polaris-1 Firmware 프로그램

Polaris-1 Firmware 프로그램은 외부 I/O 및 메모리 상태 등, 보드 상의 기능들을 간단하게 점검하기 위한 그림 3 과 같은 쉘 형태의 프로그램이다. 이 프로그램은 USB 를 통하여 표 1 의 SDR SDRAM 메모리 영역에 저장된다. 보드를 동작시키면 PC (Program Counter) 값이 프로그램의 시작주소 (80400000h) 로 설정되어 보드 상의 Firmware 프로그램이 실행된다.

```

=====
Polaris 1 Bootloader 0.9
=====
VERSION CHECK
SDRAM Download Mode
File Size : 0x400b0 . Download Address : 0x80400000
Data Download OK
Start At 0x80402000
==== Polaris1 MONITOR ====
polaris1:/>
    
```

(그림 3) Firmware 프로그램

3. 구현

3.1 구현환경

<표 2> 구현환경

Platform	Cygwin 1.7
Compiler	ae32000-elf-gcc 3.4.5
Linker	ae32000-elf-ld 2.14
Benchmark	EEMBC(Telecom-autocor00)

3.2 프로그램 컴파일

<표 3> Linker Script 의 일부분

```

1 MEMORY
2 {
3 rom : ORIGIN = 0x00000000 , LENGTH = 1M
4 ram : ORIGIN = 0xA3000000 , LENGTH = 1M
5 }
6
7 SECTIONS
8 {
9   . = 0xA3000000;
10  .text :
11  {
12    *(.vects)
13    *(.text.text.*)
14    *(.stub)
15    *(.rodata.rodata.*)
16    *(.rodata1)
17    __ctors = . ;
18    *(.ctors)
19    __ctors_end = . ;
20    __dtors = . ;
21    *(.dtors)
22    __dtors_end = . ;
23    __etext = . ;
24    . = ALIGN(4);
25    __shadow_data = . ;
26  } > ram
27 PROVIDE (__etext = .);
28 PROVIDE (__shadow_data = .);
29
30 .data :
31   AT(ADDR(.text)+SIZEOF(.text)+(SIZEOF(.text)&2))
32   {
33     . = ALIGN(4);
34     __data_reload = . ;
35     PROVIDE(__data_reload = .);
36     *(.data.data.*)
37     *(.sdata.sdata.*)
38     CONSTRUCTORS
39   } > ram
    
```

표 3 은 EEMBC 벤치마크 프로그램을 컴파일 할

때 사용되는 Linker Script 의 일부를 나타내고 있다. 8, 9 번째 줄은 벤치마크 프로그램의 수행 명령어들이 들어갈 .text 영역을 A0300000h 로 설정하는 것을 나타낸다. 그리고 30 번째 줄은 .text 영역이 끝나고 뒤이어 프로그램의 전역 데이터가 들어가는 .data 영역이 메모리에 위치하도록 메모리 영역을 설정한다. 전체 Linker Script 는 표 3 에 나타나 있는 메모리 영역 이외에도 읽기 전용 데이터, 초기화 되지 않은 전역 데이터, 스택 메모리 영역을 나타내는 스크립트 코드로 구성되어 있다.

3.6 EEMBC 실행


<표 4> crt0.s

```

1  .file "crt0.S"
2  .section .text
3  .global _reset_start
4  .type _reset_start, @function
5
6  _reset_start:
7  push %lr
8  lea (%SP,0), %R9
9  ldi _stack-8, %r8
10 lea (%R8,0), %SP
11 push %R9
12
13 jal _main # Call main program
14
15 pop %R9
16 lea (%R9,0), %SP
17 pop %pc
18
19 .size _reset_start, .-_reset_start
20 .section ._stack
21
22 stack: .long 1
    
```

표 4 는 EISC 프로세서의 start-up 코드인 C runtime (또는 crt0) 의 어셈블리 코드이다. 이 코드는 Firmware 프로그램에서 PC 값을 EEMBC 벤치마크 프로그램의 시작 주소로 바꾸게 되면 최초로 수행되는 코드이다. Firmware 프로그램 상에서 EEMBC 프로그램 실행을 위한 함수 호출을 하게 되면 벤치마크 프로그램에서 RA (Return Address)와 SP(Stack Pointer) 레지스터 값을 변경하기 때문에 Firmware 프로그램의 코드 7,8 번 줄과 같이 스택 메모리 영역에 두 값을 저장한다. 이후 13 번 줄과 같이 EEMBC 벤치마크 프로그램의 main()함수를 실행하여 벤치마크를 수행한다.

그림 4 에서는 이러한 명령수행을 통하여 EEMBC 벤치마크 프로그램이 수행된 것을 나타내고 있다. 벤치마크 프로그램 종료 시에는, 15,17 줄의 코드와 같이 저장되어 있던 Firmware 프로그램의 RA 와 SP 를 복원함으로써 그림 5 와 같이 firmware 프로그램으로 복귀한다.



(그림 4) EEMBC 프로그램 시작



(그림 5) EEMBC 프로그램 종료

4. 결론

본 논문에서는 Polaris-1 의 멀티코어를 활용하기 위한 선행 연구로써, EISC 프로세서인 Empress 코어에서 EEMBC 벤치마크 프로그램을 동작시키기 위한 구현 방법을 제시하였고, 실행결과를 서술하였다. 본 논문에서 제시한 하나의 프로세서에 작업을 할당하는 방법을 확장함으로써, MPSoC 의 멀티코어를 사용하기 위한 프로그램을 개발 할 수 있을 것이다. 또한, 앞으로 지속적으로 연구될 Polaris-1 보드의 연구기반을 마련하였다고 볼 수 있다.

참고문헌

[1] W. Wolf. The future of multiprocessor systems-on-chips. In DAC '04: Proceedings of the 41st annual Design Automation Conference, pages 681–685, New York, NY, USA, 2004. ACM.

[2] EISC (Extendable Instruction Set Computer). <http://www.adc.co.kr>

[3] Zaram DSP <http://www.zaram.co.kr>

[4] Polaris-1 Data Book <http://adc.co.kr>

[4] AE32000C-Empress Hardware Reference Manual <http://www.adc.co.kr>